Сравнивающее устройство

ти остиого онден ра 19 клю ть вл значен ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМПРИ ГННТ СССР(57) Изобретение относится к импульсной технике и может быть использовано в аналого-цифровых преобразователях, устройствах сравнения, а также вустройствах настройки и функциональной подгонки интегральных цифроаналоговых преобразователей, Цель изобретения - повышение помехоустойчивосимпульсного типа и надежт упрощения, Введение втоатора 8, инвертора 6,с их связями позволитияние импульсной помехикорректирующего напряжения, что повышает помехоустойчивостьПри этом исключается необходимостьв дополнительном ключевом модулятореПовьшение помехоъащищенности достигается за счет интегрирования импульной помехи на всем интервале коррекции и получения измерительной информации с привязкой к периоду напряжения питающей сети, Сравнивающее устройство содержит входные шины 1, 2,шину 3 напряжения питающей сети, задающий генератор 4 первый и второйконденсаторы 5, 6, резистор 7, первый и второй ключевые модуляторы8, 9, выходную шину 10, дифференциальный усилитель 11, первый и второйсчетчики 12 13, два ключа 14 15, инвертор 16, три триггера 17, 18, 19,мультиплексор 20, два элемента И 21,22, два интегратора 23, 24, формирователь 25 импульсов, фазочувствительныйдетектор 26,.флок 27 пороговых элементов, элемент ИЛИ 28. 4 ил,Изобретение относится к импульсной технике и может быть использовано в аналого-цифровых преобразователях, устройствах сравнения электрических сигналов, а также в устройствах5 настройки и функциональной подгонки интегральных цифроаналоговых преобразователей (1 ВП).Цель изобретения - повьппение поме 10 хоустойчивости к помехе импульсного типа и надежности путем упрощения.На фиг,1 изображена функциональная схема предлагаемого устройства; на фиг,2-4 - эпюры напряжений на вы" ходах основных элементов предлагаемого устройства.Сравнивающее устройство содержит входные шины 1 и 2, шину 3 напряжения питающей сети, задающий генера- . тор 4, первый и второй конденсаторы 5 и 6, резистор 7, первьп и второй ключевые модуляторы Б.и 9, выходную шину 10, дифференциальный усилитель 11, первьпл и второй счетчики 12 и 13 два ключа 14 и 15, инвертор 16, три триггера 17-19, мультиплексор 20, два элемента И 21"и 22, два интегратора 23 и 24, формирователь 25 импульсов, фазочувствительный детектор 26 блок 27 пороговых элементов, элемент ИЛИ 28, Выход блока пороговых элементов соединен с выходной шиной 10, а вход подключен к выходу второго интегратора 24, информацион" ный вход которого соединен с выходом фазочувствительного детектора 26, первый вход которого соединен с выходом второго ключевого модулятора 9 и через первый ключ 14 - с входом первого интегратора 23. Выход последнего через второй ключ 15 соединен с прямым входом дифференциального усилителя 11, выход которого соединен с первым входом второго ключевого модулятора 9. Второй вход последнего соединен с. общей шиной и с одним выводом резистора , другой вывод которого соединен через первый конденсатор 5 с выходом первого ключевого модулятора 8 входы которого соединены с первой и второй входными шинами 1 и 2, а управляющий вход соединен с выходом;: первого триггера 17 и с первым входом первого элемента И 21, Шина 3 напряжения питающей сети соединена с вхо 55 дом формирователя 25 импульсов. Вьходы первого счетчика 12 соединены поразрядно с управляющими входами мультиплексора 20, переключаемые входыкоторого соединены с шинами логического нуля и единицы. Выход инвертора16 подключен к управляющему входувторого ключа 15, а вход - к управляющему входу первого ключа 14 и к прямому выходу второго триггера 18,счетный вход которого соединен с первыми входами элементов И 21, 22 и спрямым выходом первого триггера 17 ис входом синхронизации третьего триггера 19, Информационный вход последнего соединен с выходом формирователя 25 импульсов, прямой выход подключен к второму входу первого элемента И 21 и к входу К-обнуления второго счетчика 13, а инверсный выходтретьего триггера 19 соединен с вторым входом второго элемента И 22,Третий инверсныйвход последнего соединен с,входом обнуления первого счетчика 12, с входом обнуления второгоинтегратора 24 и с выходом стар-шего разряда второго счетчика 13,счетный вход которого соединен свыходом второго элемента И 22 а выходы младших разрядов подключены квходам элемента ИЛИ 28, выход которого соединен с входом стробированияблока 27 пороговых элементов, Выходмультиплексора 20 соединен с управляющим входом второго ключевогомодулятора 9, второй вход которогоподсоединен к общей шине и через второй конденсатор б - к прямомувхо"ду диФференциального усилителя 11,Выход первого элемента И 21 соединен с управляющим входом фазочувствительного детектора 26, Счетный входпервого триггера 1.7 соединен с выходом переполнения первого счетчика 12,счетный вход которого подключен квыходу задающего генератора 4, Нафиг.2-4 эп 1 оры напряжений ц, Ио, ц 17,цующим образом,Сравниваемые напряжения Ц и Цподаются на шины 1 и 2, На шину 3 .подается переменное напряжение (пред"положительно с вторичной обмотки сетевого трансформатора блока питанияустройства) частотой 50 Гц, Формиро-ватель 25 формирует из этого напряжения импульсы с периодом равным 40 мссо скважностью, равной двум, Эти им 5 155412 пульсы поатупают на вход Р-триггера 19, на синхровход которого поступает сигнал частоты, полученной путем деления импульсного сигнала задагщего генератора 4, С выхода триггера 195 снимается импульсный сигнал с периодом 40 мс, со скважностью, равной двум, синхронизированный Фронтом внутреннего сигнала снимаемого с выхода первого триггера 17, Таким образом осуществляется привязка сигналов управления к Фазе сигнала сети (50 Гц),На Фиг.2 показаны эпюры напряжений, формируемых на выходах задающего генератора 4, мультиплексора 20, триггера 17, дийференциального усилителя 11 и второго ключевого модулятора 9, В отличие от устройства-прототипа на входе дифференциального 20 усилителя 11 отсутствует дополнительный ключевой модулятор, Управление указанного модулятора осуществлено по следующей причине, Если бьг данное сравнивающее устройство служило для 25 измерения разности входных напряжений П и 11 :(т,е, имелась бы необходимость инйормации о соотношении этих напряжений, ,когда одно может быть значительно больше другого), то тогда и"кпюче ние указанного ключевого модулятора привело бы к значительнрй потере точности, В то же время, если считать что предлагаемое устройство имеет свое основное назначение в йиксацигг35 момента равенства поданных на вход напряжений Ц и 11 и не предназначено для фиксации абсолютного значения их разности, то дополнительный ключевой модулятор на входе дифференци ального усилителя 11 может не оказать. ся столь эффективным, так как размах сигнала, поступающего на инверсный вход дифференциального усилителя 11 вместе с выбросами от переключения модулятора 8, умноженный на коэффици" ент передачи усилителя 11, оказывается много меньше всего активного диапазона дифференциального усилителя 11, 50Таким образом, промодулированный ключевым модулятором 8 сигнал и усиленный дифференциальным усилителем 11 без искажений проходит на выход дифФеренциального усилителя 11 и ключевого модулятора 9 (йиг,2, эпюра 11, график выполнен штриховой линией; П э - график выполнен сплошной линией), Указанные эпюры приведены на Фиг,2 9 6в предположении, что разомкнута обратная связь (элементы интегратор 23и ключ 15), Данное обстоятельствопроявляется в том, что амплитуда импульсов положительной полярности сигналов г 1 , Пэ не равна амплитудеимпульсов отрицательной полярностиэтих же биполярных сигналов,На фиг,3 в уменьшенном масштабе представлены эпюры напряжений на выходе ключевого модулятора 9 в случае разомкнутой указанной цепи обратной связи Иу и для случая замкнутой цепи ОС - Бэ. Интегратор 23 вырабатыва/ет напряжение коррекции каждый период снимаемого с триггера 18 сигнала с перкодогг превыггаюгцггм В два Оаза пе - рггод сигнала модуляции ключевого дулятора 8, гтрцчем укаэанный период Т, много меньше 20 мс - времени интегрирования информационного сигнала интегратором 24,В изобретении корректирующее напряжение (напряжение на прямом входе дифйеренциального усилителя) не является постоянным в течение измерительного интервала 20 мс (фцг,.З, эпюГа Пз) Пусть в началъньяг гтзмент биполярныи сигнал (фиг э -эпюра Ь 9)имеющий неодинаковую г.ольтсекунцную площадь импульсов положительной и отрицательной полярности, интегрируется интегратором 23. При этом второй ключ 15 находится в разомкнутом состоянии, В следующий период Т/ч вход интегратора 23 размыкается ключом 14, а выход замыкается ключом 15 на прямой вход дифференциального усилителя 11 и на обкладку конденсатора б, который выполняет раль аналогового ЗУ, запоминая каждое предыдущее состояние интегратора 23, в отличие вт известного устройства, где коррекция происходит один раз в течении 40 мс (двух периодов напряжения питания сети). Это является основным различием устройства и предлагаемое устройство имеет более высокуго помехозащищенность, Полагая, что для иэвест. ного устройства импульсная помеха . вносит изменение в, значение корректирующего напряжения, то результат корректировки не достигает своего оптимального значения, а погрешность на .; капливается каждый новый период Т, на протяженйи всего измерительного 20 мс интервала.Таким образом, если известное устройство можно квалифицировать какустройство с постоянной коррекцией вовеем измерительном интервале, то предлагаемое устройство можно отнестик устройству с плавающим напряжениемкоррекции в измерительном интервале20 мс. Преимущество второго решенияочевидно с точки зрения подавленияимпульсной наводки, а также подавления влияния сетевой помехи на результат корректирующего напряжения И,Полагая основным назначением изобрелтения точную фиксацию момента равенства входных напряжений И и И , чтонеобходимо обеспечить в процессе настройки и функциональной подгонки интегральных ЦАП, которые выполняютсяна тонкопленочных цепочных резистивных элементах и подгоняются фиксацией относительного равенства своихплеч, считаем, что на вход дифференциального усилителя 11 поступает сигнал низкого .уровня, усиление которого 5не приводит к существенным искажениямформы, При этом без существенногоущерба исключаются, дополнительныйключевой модулятор, установленный визвестном устройстве между первымконденсатором и инвертирующим входомдифференциального усилителя, опускаются также элементы задержки, формирующие сигналы управления на цепьизмерительного канала, что упрощаетустройство сравнения,На фиг.4 показан процесс полученияизмерительной информации (фиг,4, эпюры И 711 П 17 Ь ф И 7 е ф И з) УПравляющий.сигнал частотой 25 Гц и скважностью, равной двум, синхронизированный с промодулированным сигналам,который поступает с выхода ключевого модулятора 8, на 20 мс разрешает прохождение импульсов 11 д черезпервый элемент И 21, на управляющийвход фазочувствительного детектора26, который выполнен таким образом,что при И)И 7 на вход интегратора24 поступают положительные импульсыlдвухполярного сигнала И , а приИИна вход интегратора 24 поступают отрицательные импульсы двухполярного сигнала И. В течение 20 мс(фиг,4, эпюра И ) интегратор 24 заряжается до уровня А, пропорционального амплитуде импульсов Из (фиг,3,эпюра ИЗ). На интервале (С 7-С)производится снятие результата, Сигнал И 78, снимаемый с выхода элемента ИЛИ 28 осуществляет стробирование блока пороговых элементов результатом опроса которого и является выходная информация, снимаемая на выходную шину 10, Таким образом, интегратор 23 предлагаемого устройства через один период модулированного сигнала И производит выделение постоянной составляющей из выходного сигнала усилителя 11 согласно следующей математической модели:гми,=- - 1 и(с,.)ч, ) вс 1Тмт е1, эКь 1 и )1 1 где- постоянная времени интегратора 23Кя - коэФФициент передачи интегратора 23;7,. - постоянная составляющая выходного сигнала ключевогомодулятора в г-м периодемодулирующего сигнала от начала интервала с-с (фиг.4,74)Т, - йериод модулирующего сигнала И,ТПри К=1 (Кп= - ) уже эа первыйтакт работы интегратора 23 происходит компенсация постоянной составляющей Ч, (т,к, 11 =-Ч), Вследствиетого, что постоянная составляющаявыходного сигнала ключевого модулятора 9 характеризует, смещение среднейлинии входного напряжения (т,е. неравенство установившихся значенийположительных и отрицательных амплитуд импульсов), то,компенсируя ее,мы тем самым добиваемся устранениявлияния импульсных помех на результаткомпенсирования, т,е, новьппаем помехоустойчивость сравнивающего устройства.Вследствие того, что в предлагаемом устройстве сравнения снятие .конечной информации происходит в строго определенном временном интервале врезультате стробирования блока 27 пороговых элементов, то нет необходимости в запускающей шине и дополнительныхсвязях. В целом предлагаемое устройст"во в сравнении с известным устройством характеризуется повьппеннай поме-хоустойчивостью и разрешающей способностью при относительной простоте ре 1554129ализации, что достигается дополнительным введением запоминающего конденсатора 6, инвертора 16 триггера 19 и дополнительных связей,5Формула изобретенияСравнивающее устройство, содержащее входные шины, подключенные к входам первого ключевого модулятора, ши О ну напряжения питающей сети, задающий генератор, первый конденсатор, резистор, второй ключевой модулятор, выходную шину, дифференциальный усилитель, два счетчика, два ключа, два триггера, мультиплексор, два элемента И, два интегратора, формирователь импульсов. фазочувствительный детектор, элемент ИЛИ и блок порого-; вых элементов, выход которого соединен с выходной. шиной, а вход подключен к выходу второго интегратора, информационный вход которого соединен с выходом фазочувствительного детек тора, первый вход которого соединен с 25 выходом второго ключевого модулятора ,и через первый ключ - с входом пер, вого интегратора, выход которого через второй ключ подключен к прямому входу дифференциального усилителя, 3 О выход которого соединен с первым входом второго кйочевого модулятора, его второй вход соединен с общей шиной ис одним выводом резистора, другой вывод которого соединен через первый конденсатор с.выходом первого ключевого модулятора, управляющий вход которого соединен с выходом первого триггера и с первым входом первого элемента И, шина напряжения питающей 1 О сети соединена с входом формирователя импульсов, а выходы первого счетчика соединены поразрядно с соответствующими.управляющими входами мультиплексора, переключаемые входы которого соединены с соответствующими шинами-го логического нуля и с шинами 1-йлогическойединицы, о т л и ч а ю щ ее с я тем, что, с целью говышения помехоустойчивости и надежности, дополнительно введены второй конденсдтор,третий триггер и инвертор, выход которого подключен к управляющему вкодувторого ключа, а вход - к управляющему входу, первого ключа и к прямомувыходу второго триггера, счетный входкоторого соединен с первыми входами эле.ментов И и с входом синхронизации третьего триггера, инфррмационный входкоторого соединен с выходом формирователя импульсов, поямой выход под,ключен к второму входу первого элемента И и к входу К-обнуления второгосчетчика, а инверсный выход третьеготриггера соединен с вторым входомвторого элемента И, третий инверснййвход которого соединен с входом обнуления первого счетчика, с вхрдомобнуления второго интегратора и свыходом старшего разряда второго,"счетчика, счетный вход которого соединен с выходом второго элемента И,а выходы младших разрядов подключенык соответствующим входам элементаИЛИ, выход которого соединен с входом, стробирования блока пороговых элементов, причем выход мультиплексора сое,"динен с управляющим входом второгоключевого. модулятора, второй вход ко"торого подсоединен к общей шине и через второй конденсатор к нрямому входу дифференциального усилителя,выход первого элемента И соединен с, управляющим входом фазочувствитель -; ного детектора, счетный вход первоготриггера соединен с выходом переполнения первого счетчика, счетный входкоторого подключен к выходу задающегогенератора,lФ Составитель Н,МаркинЛисина Техред Л,Сердюкова Корректор А,Обручар дакт КНТ СС Производственно-издательский комбинат "Патент", г. Ужгор Гагарина, 101 аэ 465 Тираж бб 2 НИИПИ Государственного комитета и 113035, Москва, Ж Подписноезобретениям и открытиям пр Раушская наб., д, 4/5