Устройство для программного управления

Номер патента: 1550477

Автор: Горбенко

ZIP архив

Текст

(57) Изобретениетике и может бытличных отрасляхтемах управленияобъектами в функмер для программР ОГР АИИНО томав раэтносится к использован сиспромышленности двухпоэиционнь ии времени, наприого управления пере ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Куйбьшевский электротинститут связи(56) Авторское свидетепьстУ 648943, кл, С 05 В 19/18Авторское свидетельствогг 708303, кл. С 05 В 19/18 Изобретение относится к автоматикеи может быть использовано н различныхотраслях промышленности в системахуправления двухпоэиционными объектамив функции времени, например, дляпрограммного управления переходнымпроцессом переключения регенеративныхтеплообменников воздухораэделительных у ст ано в о к.Цель изобретения - повышение надежности работы устройства.На фиг. 1 приведена блок-схема предложенного устройства; на фиг. 2 - принципиальная электрическая схема узла выделения второго импульса и соответствующие диаграммы работы схемы в разных точках; на фиг. 3 - прин 2ходным процессом переключения регенеративных теплообменников воздухоразделительных установок. Цель изобретения - повышение надежности устройствав работе за счет введения новых узлови связей, Устройство для программногоуправления содержит узел 1 выделениявторого импульса, элемент ИС 1 ПОЧИ 1 ЕГИЛИ 2, элемент 3,3 3 И, узел 4блокировки, источник 5 запускающихимпульсов, элементы 666 памяти, элементы 71,77 ИСКЛ 1 ЭЧА 13 ЦЕЕ ИЛИ, формирователь 8 тактовых импульсов, коммутатор 9 длительностей,формирователь 10 кодов с выходнымиуправляющими цепями 13, таймер 11блок 12 коррекции, Введение новыхэлементов позволяет в дна раза эффективней использовать формирователькода. 4 ил,( ципиальная электрическая схема коммутатора длительностей и диаграмма егоработы; на фиг, 4 - принципиальнаяэлектрическая схема элемента памяти гфьи диаграмма его работы,Устройство для программного управления содержит узел 1 выделения второго импульса, элемент ИС 1 ППЧАЮЦЕЕИЛИ 2, элементы И 333, узелблокировки, источник 5 запускающихимпульсов, элементы 6,6бд памяти, юффффгруппа элементов ИСКЛ:)ЧАЗ 1 ЕЕ ИЛИ7 7 7 , Формирователь 8 тактовых импульсов, коммутатор 9 длительностей, формирователь 10 кодов,таймер 11 и блок 12 коррекции, выходные управляющие цепи 13, 1550477 4Схема узла выделения второго импульса содержит П-триггер 14, элемент И 15 и элемент ИСКЛ 1 ЭЧА 10 ЦЕЕ ИПИ 16.Схема коммутатора длительностейсодержит элемент НЕ 17, элементы5И 18 и 19,Устройство для программного управления Работает следующим образом.Источник 5 запускающих импульсов 10вырабатывает импульсы с периодом следования Т) 2 Тц и длительностью неменее 2 Тц, где Тц - длительность одного периода заполнения элементов памяти 6 информацией, С поступлением 5первого. импульса узлы устройстваподключаются к источнику питания Еа на входе элемента И 3, появляетсяуровень логической "1",Если условие Т Тц не выполняет- р 0Тцся, например Т = в , то "1" последовательно будут записываться в элементы памяти только в течение времениТц 25а затем в элемент 6 памяти записывается п 0, следующим тактом он переэаписывается в элемент 6, а в элемент 6 запишется новый "0", Такимобразом, происходит как бы сдвиг 30группы единиц, причем длина этойгруппы находится в прямой зависимостиот длительности И источника 5 запускающих импульсов.Группа бегущих по элементам 6 па 35мяти единиц в данном случае приведетк дополнительным трудностям при раз -работке формирователя 10 кода,Если будет выполняться условиеТъ 2 Тц, единица с каждым импульсом, 40вырабатываемым формирователем 8 так товых импульсов, будет записыватьсяв следующий элемент памяти, сохраняясь при этом в предыдущих элементах.Таймер 11 приступает к отработке первого такта и формирователь тактовыхимпульсов 8 подает короткий импульсна входы элементов И 3,33 .При этом единица записывается черезэлемент 3 в элемент б памяти тем. ф 50самым изменяя комбинацию команд навыходах формирователя 10 кода, узел4 блокировки запоминает факт обработки первого такта, таймер 11 осуществляет переключение внутренних время. задающих цепей и формирователь такто 55вых импульсов по окончании первоготакта формирует следующий тактовыйсигнап. Логическая "1" с выхода элемента 6 памяти с очередным тактовым сигналом записывается в следующий элемент 6 памяти. По окончании цикла заполнения элементов б, б,, 6памяти информацией происходит их обнуление сигналов с таймера и срабатывает узел 1 выделения второго импульа принуждая элементы 777 ИСКЛЮЧАЮЩЕЕ ИЛИ работать в качестве инверторов и, переключая коммутатор 9 длительностей, указывает тем самым временные интервалы для каждого такта нового цикла. Таким образом, устройство готово к переходу на второй цикл. Сигнал с таймера 11, помимо обнуления элементов памяти 6, выполняет функцию запуска второго цикла, а именно, поступая на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, на второй вход которого подается запускающий импульс с источника запускающих импульсов 5, он прерывает этот импульс и по окончании обнуления памяти 61 на входе элемента И 3 появляется уровень логической "1", который с приходом очередного тактового импульса на второй вход элемента И 3 от таймера записывается в элемент бпамяти, В дальнейшем "1" последовательно записывается через элемент И 3 и элемент 6 памяти и т.д., вплоть до заполнения всех элементов памяти, как и в первом цикле, с той разницей, что на входы формирователя 10 кода поступают уровни, логически противоположные соответствующим уровням первого цикла. На вход узла 1 выделения второго импульса поступает с выхода элемента 6, памяти импульс, сообщающий об окончании второго цикла. Узел 1 выделения второго импульса срабатывает и отключает питающие цепи, всего устройства управления, за исключением формирователя 10 кода. Узел 1 выделения второго импульса работает следующим образом. П-триггер 14 в начальном состоянии установлен в нулевое состояние, По каждому переднему фронту очередного входного импульса срабатывает триггер 14 (фиг. 2), управляющий элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 7,7, ..,7 и коммутатором длительностей 9.В точке А мы показали два импульса, пришедшие с элемента памяти б, каждый из которых характеризует окончание очередного цикла заполнения элементов памяти. В точке В изображен сигнал на выходе триггера 14, которы"1550477 6ет данное устройство от пзвестног так как позволяет в два раза эффективней испольэовать формирователь кода. опрокидывается каждым из вьппеуказанных импульсов. В точке С изображен результат логического перемножения сигналов в точках А и Вс помос помощью эле мента И 15, т.е. элемент И 15 и выделяет первый из двух пришедших на узел 1 выделения импульса импульсов. С помощью элемента ИСКЛЮЧЙЭЩЕЕ ИЛИ 16 выделяется второй импульс, который можно видеть в точке Д, Этот импульс поступает в узел 4 блокировки, и последний отключает питающее напряжение от таймера 11 и всех элементов памяти 6. Сигнал из точки В управляет ра ботой элементов ИСКЛЮЧЛ 1 ЭЩЕЕ ИЛИ 7 и коммутатором 9 длительностей,Элемент И 15 осуществляет логическое перемножение входного импульса и уровня на выходе триггера, тем са мым выделяя первый входной импульс. На входы элемента ИСКЛ 1 ЭЧАЮЩЕЕ ИЛИ 16 поступает текущий входной и выделенный первый импульсы, На выходе элемента 16 проходит каждый второй им пульс, который служит сигналом, выключающим питающие цепи устройства. В устройстве для программного управления применяется коммутатор длительностей 9, состоящий из и одинаковых : З 0 блоков. Схема одного из блоков приведена на фиг, 3 и состоит из двух элементов И 13 и 19, первые входы которых соединены между собой На эти входы подается сигнал с соответствую 35 щего элемента памяти, Вторые входы включены через элемент НЕ 17. Как видно из приведенных диаграмм, такое включение элементов позволяет, в зависимости от управляющего уровня, пе- о редавать входной сигнал на любой из двух выходов коммутатора, Предполагается, что такого рода устройство было заложено в таймер 11, Таймер 11 свой первый импульс выдает в момент своего подключения к источнику Е. Это подключение, в свою очередь, осуществляется в момент поступления импульса с источника 5 запускающих импульсов в узел 4 блокировки. Следующие импульсы таймер выдает через интервалы времени, заложенные н нем самом. Работа элемента 6 памяти (фиг. 4) видна из приведенных диагр амм, 55Введение узла выделения второго импульса, элемента И, элементов ИСКЛЮЧА 1 ЭЩЕЕ ИЛИ, коммутатора длительностей и новых связей выгодно отличаформула изобретенияУстройство для программного управления, содержащее формирователь кодов, Формирователь тактовых имлульсон, вход которого соединен с первым выходом таймера, первый вход которогосоединен с выходом блока коррекции, второй вход - с первым выходом узла блокировкй, третий вход - с выходом формирователя тактовых импульсов и с первыми входами группы из п элементов И, вторые нходы которых, начиная с второго элемента И, соединены с выходами соответствующих элементов памяти и с группой входов узла блокировки, а выходы элементов И группы подключены к входам соответствующих элементов памяти, выход источника запускающих импульсов соединен с первым входом узла блокировки, о т л и - ч а ю щ е е с я тем, что, с целью повышения надежности в работе, в него введены узел выделения второго импульса, содержащий Л-триггер, Л-вход которого соединен с инверсным выходом П-триггера, прямой выход - с первым входом элемента И, второй вход которого подключен к входу узла выделения второго импульса и к первому входу первого элемента ИС 1 ПЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом элемента И, а выход - с информационным выходом узла выделения второго импульса, управляюций выход которого соединен с прямым выходом В- триггера, а также коммутатор длительностей импульсон, второй элемент ИСКЛ 1 ЭЧА 1 ЭЩЕЕ ИЛИ и группа элементов ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ, первые входы которых соединены с выходами соответствующих элементов памяти, выходы соединены с входами формирователя кодов, а вторые входы подключены к прямому выходу П-триггера узла выделения второго им/ пульса и к управляющему входу коммутатора длительностей импульсов, информационные входы которого соединены с выходами элементов памяти соответственно, а выходы - с группой входон таймера, второй выход которого подключен к первому входу второго элемента ИСКЛ 10 ЧА 1 ЭЦЕЕ ИЛИ и к вторым входам элементов памяти, н:орой входвторого элемента ИС 1 СЛОЧЛ 1 ЩЕГ ИЛИ соединен с вторым выходом узла блокировкИ, а выход - с вторым входом первого элемента И группы элементов И,вгорой вход узла блокировки соединенс выходом первого элемента ИС 1 ОЮЧИ 0 ЩЕЕ ИЛИ узла выделения второго импульса, С-вход П-триггера которого подключен к выходу и-го элемента йамяти, а выходы Формирователя кодов являются выходами устройства для программного упр авления.Т,Папий рре Подписное Заказ 2 Тираж 669 изводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 Вя ИЯЛ НИИПИ Государственного комитета по 113035, Москва, Жобретениям и открытиям при ГКНТ ССРаушская наб., д, 4/5

Смотреть

Заявка

4383854, 25.02.1988

КУЙБЫШЕВСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ

ГОРБЕНКО АНДРЕЙ ПАВЛОВИЧ

МПК / Метки

МПК: G05B 19/18

Метки: программного

Опубликовано: 15.03.1990

Код ссылки

<a href="https://patents.su/6-1550477-ustrojjstvo-dlya-programmnogo-upravleniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для программного управления</a>

Похожие патенты