Устройство для имитации неисправностей

(5 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ И ТЕНИ ВТОРСКОМ ИДЕТ ЕЛЬСТВ(57) Изобретен вычислительной использовано пр ческих средств расширение фун ся к вычислитности можетотработке обо Изобретение относельной технике, в ч быть использовано прирудования и программ,контроль и диагностикутей выполняюших неи спр авнос-. является рас возможностей стЦелью изобретен рение функциональнь ройства для имитаци правностений при зад не ани а счет, сняти есения неиспьности внесеей и интерва" нии моментов времени равностей, последоват ния типа неисправнос ду нимидставлимитацврем ов времени м на блок-схема и неисправноснные диаграммы, устройства; г.1 п ва дл устроис тей; на иллюстр фиг,2 -рующие(54) УСТРОИСТНОСТЕИ е относится к цифровойтехнике и может бытьи отработке диагностиЦВМ. Цель изобретения -циональных возможностей устройства за счет внесения разных типов неисправностей в произвольном порядке в регулируемые с точностью до такта произвольные моментывремени. Введения в устройство дляимитации неисправностей, содержащее. регистры, схемы сравнения, счетчик,формирователи сигналов неисправности,ВЯ-триггера, 1 К-триггера, В-триггера,блока переключателей, схем И и ИЛИ,регистров и схем сравнения тактов сосвязями обеспечивает произвольныйрегулируемый порядок подачи-выдачисигналов неисправности разных типов срегулируемыми с точностью до тактамоментами выдачи указанных сигналов,4 ил на фиг.3 - пример построения схемы второго блока переключателей; на фиг.4 - пример построения схемы первого блока переключателей,Устройство для имитации неисправностей содержит первый 1 и второй 2 регистры адреса, блок 3 сравнения адресов, счетчик 4 адресов, регистрс.5 количества адресов, блок б сравнения количества адресов, первый 7 и второй 8 регистры кода, блок 9 сравнения кодов, счетчик 1 О циклов, ре-гистр 11 циклов, блок 12 сравнения циклов, первый элемент ИЛИ 13, ВЯ- триггер 14, третий элемент И 15, второй элемент ИЛИ 16, счетчик 1 7 тактов, первый регистр 8 тактов, первый блок 19 сравнения тактов, четвертый элемент И 20, Э-триггер 21,1 К-триггер 22., второй 23 и третий24 регистры тактов, второй 25 и третий 26 блоки сравнения тактов, второй блок 27 переключателей первый 28и второй 29 элементы Иформирователь 30 импульсов, формирователи 31и 32 сигналов неисправностей и первый блок 33 переключателейБлоки переключателей (фиг.3 и 4) содержатпереключатели 34-36 и 37-39.Устройство работает следующим образом,При подготовке устройства к работе группа адресных входов первого регистра 1 адреса подключается к цепямпередачи адреса команд, группа информационных входов первого регистра7 кода подключается к цепям передачи кодовых слов. Тактовый вход устройства подключается к генератору тактовой частоты, Выходы устройства подключаются к выбранной точке схемыЦВМ либо к внешним связям ЦВМ, в которых необходимо имитировать неисправность, В исходном состоянии первыйрегистр 1 адреса, счетчик 4 адреса,первый регистр 7 кода, счетчик 10циклов, ВБ-триггер, Р-триггер,1 К-триггер, счетчик 17 тактов обнулены, второй регистр 2 адреса, регистр5 количества адресов, второй регистрФ8 кода, регистр 11 циклов, регистры18 23 и 24 тактов находятся в произ 135вольном состоянии, определяемом задачей отладки пользователя устройства.Для внесения определенной неисправности или цепочки неисправностей внужном цикле или после выполнениянужного числа команд с определеннымадресом, через нужное число тактов ис заданными интервалами между моментами внесения неисправностей устанавливаются начальные условия: во втором 45регистре 2 адреса - адрес команды, врегистре 5 количества адресов - количество повторений адресов, в регистре 7 кодов - кодовое слово, в регистре 11 циклов - количество повторенийкодового слова, в регистре 18 тактовчисло тактов задержки до внесения первой неисправности от момента появления нужного цикла или числа повторений адресов, в регистре 23 тактов -число тактов задержки от момента вне-.сения первой неисправности до момента внесения второй неисправности,в регистре 24 тактов - число тактов между второй и третьей неисправностями, в блок 27 переключателей заносится порядок выдачи типов неисправностей.Начальные условия задаются ручными переключателями перед началом работы. При выполнении программы в определенные моменты времени в первыйрегистр 1 адреса записывается адрес,равный адресу, записанному во второйрегистр 2 адреса, на выходе блока 3сравнения адреса появляется сигналсравнения, который поступает на счетчик 4 адреса. Последний начинаетсчитать адреса команд ЦВГ 1, сравнившиеся с заданным в начальных условиях.В случае равенства количества адресов в счетчике 4 адреса и в регистре5 количества адресов схема 6 сравнения выдает сигнал в схему ИЛИ 13 имомент выработки условия по количеству исполненных заданных адресов фик-."сируется КБ-триггером 14, т.е. последний переходит в состояние 1" и наего прямом выходе появляется уровень,равный "1",Сигнал "1" поступает на первыйвход элемента И 15, на второй входкоторого поступает сигнал "1" с инверсного выхода В-триггера и выход сэлемента И 15 разрешает счет счетчику тактов, Сигнал "1" с прямого выхода ВБ-триггера 14 поступает на разрешающий вход блока 19 сравнениятактов и разрешает сравнение содержимого счетчика 17 тактов с содержимым(заданным начальным условием) первогорегистра 18 тактов. При нулевом содержимом регистра 18 тактов счетчик17 тактов считает импульсы РТ, поступащцие на его счетный вход с выходатактового генератора, и при совпадении содержимого счетчика 17 тактови содержимого регистра 18 тактов сигнал с выхода блока 19 сравнения тактов поступает на вход элемента И 20,другой выход которой открыт высокимуровнем сигнала с инверсного выхода1 К-триггера 22. Сигнал высокого уровня с выхода элемента И 20 поступаетна В-вход 1)-триггера 21 и с появлением первого положительного перепадатактового импульса РТ, поступающегона синхронизирующий вход, однотактный Р-триггер 21 переключается вединичное состояние. Сигнал высокогоуровня с выхода В-триггера 21 поступает на 1-вход двухтактного 1 К-тригге387 51015 2,30 40 50 55 5 1536ра 22, который переключается в единичное состояние при появлении ближайшего отрицательного перепада тактового импульса РТ, поступающего наего синхронизирующий вход,Инверсный выход 1 К-триггера низким уровнем снимает через элементИ 20 высокий уровень с Э-входаЭ-триггера 21, Таким образом, на прямом выходе 1)-триггера 21 Формируетсяимпульс высокого уровня длительностьюв один такт, с помощью которого через элемент ИЛИ 16 обнуляется счетчик 17 тактов, а импульсом с инверсного выхода Э триггера 21 на времяобнуления запрещается через элемент,И 15 счет импульсов счетчиком 17тактов. Единичный выход 1 К-триггера22 разрешает работу блокам 25 и 26сравнения тактов. Задержка в 1/2 такта переключения в единичное состоя-ние 1 К-триггера 22 относительно 0 триггера исключает ложное срабатывание блоков 25 и 26 сравнения тактовво время переходных процессов приобнулении счетчика 17 тактов импульсом с В-триггера 21, Единичный выход1 К-триггера поступает на вход блока33, на выходе которого появляетсякомбинация сигналов, определяющаятипы неисправностей, которые будутвыработаны в данном пуске программы.Сигнал. с первого выхода блока 33 поступает на вход второго элемента И 28,с второго выхода - на вход первогоэлемента И 29, с третьего выхода -на вход блока 27. С помощью блока 27определяется последовательность вовремени внесения неисправностей, Пример выполнения блока 27 приведен наФиг,З, а на Фиг,4 - вариант построения схемы блока 33. В качестве коммутирующих элементов возможно использование ручных переключателей.В примере, приведенном на фиг.Зи 4, блок 33 задает все три типа неисправностей, блок 27 задает порядоквыдачи сигналов неисправности в порядке, показанном на фиг.2, причемформирователь 31 неисправности вырабатывает "Короткое замыкание", формирователь 32 - "Обрыв", Формирователь30 - одиночный импульс.На фиг.2 приведена временная диаграмма выработки цепочки неисправностей после повторения некоторого заданного количества адресов с задержкой первой неисправности относительно срабатывания блока 6 сравненияадресов на 5 тактов, второй относи-.тельно первой и третьей относительновторой на число тактов, занесенное вблоки 23 и 24 регистров тактов, т,е.после отсчета первого интервала времени до выдачи первой неисправностисчетчик 17 тактов обнуляется и начинает отсчет тактов до выдачи второйи третьей неисправностей. Моментывыдачи сигналов неисправности определяют импульсы, возникающие на входеблоков 25 и 26 сравнения тактов тогда когда содержимое счетчика 17 тактов сравняется со значением числа тактов, заданным в регистрах 23 и 24 тактов. Счетчик 17 в предлагаемом устройстве за один пуск программы используется дважды.После выдачи последнего сигнала неисправности внешним сигналом установ;ка 0" устройство переводится в исходное состояние (традиционные цепи установки .на фиг, 1 не показаны) и подготавливается к очередному заданию неисправности,Для блоков сравнения предлагается использование схем типа поразрядных сумматоров по модулю два, причем выходы сумматора объединены схемой И, В качестве Формирователя неисправностей типа "КЗ" и "Обрыв" предлагается использовать электронные коммутаторы, у которых в двух противоположных состояниях выходное сопротивление меняется технически от нулевого до бесконечно больного.В качестве формирователя импульсаможет быть использована любая схематипа задержанного мультивибратора,нормализатора импульсов и т.п. Введение в устройство для имитации неисправностей ВЯ-триггера 14, Э-триггера 2,1,1 К-триггера 22, блока 27, блоков 19, 25 и 26 сравнения тактов, регистров 18, 23 и 24 тактов,элементов ИЛИ 13 и 16, элементов И 15 и 20 обеспечивает сокращение времени комплексной отладки программ эа счет воэможности вносить разные типы неисправностей в произвольном порядке в регулируемые с точностью до такта произвольные моменты времени, что позволяет повысить качество отработки диагностических средств ЦВМ,Формула изобретения Устройство для имитации неисправностей, содержащее два регистра адреса, блок сравнения адресов, регистр кОличества адресов, счетчик адресов, блок сравнения количества адресов, да регистра кода, блок сравнения кров, счетчик циклов, регистр циклв, блок сравнения циклов, два элемента И, два формирователя сигналов иисправностей, формирователь импульсов, выход которого является первМм информационным выходом устройст- вЬ, первый блок переключателей, первй элемент ИЛИ и счетчик тактов, пичем группа входов первого регистра адреса является группой адресных вводов устройства, группы выходов первого и второго регистров адреса соединены соответственно с первой и второй группами входов блока сравнения адресов, группа входов первого регистра куда является группой ин в , 25 Формационных входов устройства, группы выходов первого и второго регистров кода соединены соответственно с первой и второй группами входов блока сравнения кода, выход которого 30 соединен со счетным входом счетчика циклов, группа выходов которого соеинена с первой группой входов блока сравнения циклов, вторая группа вхоов которого соединена с группой выходов регистра циклов, выход блока Сравнения адреса соединен со счетным Входом счетчика адресов группа выходов которого соединена с первой группой входов блока сравнения количестВа адресов, вторая группа входов которого соединена с группой выходов регистра количества адресов, первый и Второй выходы первого блока переключателей соединены соответственно с 5 первыми входами первого и второго элементов И выход первого элемента И с соединен с входом первого формирователя сигнала неисправности, выход которого является вторым информационным 5 О выходом устройства выход второго элемента И соединен с входом второго формирователя сигнала неисправности выход которого является третьим информационным выходом, устройства, о тл и ч а ю щ е е с я тем что, сцелью расширения функциональных воз. - можностей за счет снятия ограничений при задании моментов времени внесения неисправностей, последовательностивнесения типа неисправности и интервалов времени между ними, оно содержитвторой элемент ИЛИ, БЯ-триггер,1 К-триггер, Э-триггер, третий и четвертый элементы И, три блока сравнения числа тактов, второй блок переключателей, три регистра числа тактов,причем выход блока сравнения количества адресов соединен с лервым входомпервого элемента ИЛИ, выход блокасравнения циклов соединен с вторымвходом первого элемента ИЛИ, выходкоторого соединен с Я-входом БЯ-триггера, прямой выход которого соединенс первым входом третьего элемента И,второй вход которого соединен с инверсным выходом Э-триггера, прямой выход которого соединен с 1 входом 1 К-триггера, синхронизирующийвход которого, счетный вход счетчикатактов и синхронизирующий вход Ртриггера соединены с тактовым входомустройства, разрешающий вход счетчикатактов соединен с выходом третьегоэлемента И, а обнуляющий вход - с выходом второго элемента ИЛИ, первыйвход которого соединен с прямым выходом 13-триггера., второй вход второгоэлемента ИЛИ, 11-вход БЯ-триггера,К-вход 1 К-триггера соединены с входомустановки в О" устройства, В-входЭ-триггера соединен с выходом четвертого элемента И, первый вход которого соединен с выходом первого блокасравнения тактов, первая группа входов которого соединена с группой выходов первого регистра числа тактов,а вторая группа входов, первые группы входов второго и третьего блоковсравнения числа тактов соединены сгруппой выходов счетчика. тактов, вторые группы входов второго и третьегоблоков сравнения числа тактов соединены с группами выходов второго итретьего регистров числа тактов соответственно, разрешающие входы второго и третьего блоков сравнения числатактов и вход первого блока переключателей соединены с прямым выходом1 К-триггера, третий выход первогоблока переключателей соединен с первым входом второго блока переключателей, второй и третий входы которогосоединены с выходами второго и третьего блоков сравнения числа тактов соответственно, первый выход второгоблока переключателей соединен с втоУслл триггерй 5 ьоад блана 19 пульс рцм входом второго элемента И, второйвыход - с вторым входом первого элемента И, а третий выход - с входомФормирователя импульсов, разрешающийвход первого блока сравнения тактов прямой Заход В- триггер Прямой ЪчЫ 85- триггера соединен сра, второйИ соединентриггера. пряюм выходом НБ-триггевход четвертого элементас инверсным выходом ТКЗаказ 109 Тираж 554 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытия 1 1 3035 р Москва у Ж 35 у Раушская набд 4 / 5 и ГКНТ ССС Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101