Устройство для измерения динамической погрешности аналого цифровых преобразователей

,Я,Загурский,Семенова иИ,Я, (53) (56) У 13 детельство СС 3 М 1/10, 198 тельство СССР М 1/10, 1981 ИЯ ДИ ОЦИФ с поль э для Фиг.1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К А ВТОРСКОМУ С 8 ИДЕТЕЛЬСТ 4288761/24-24 22,07,87 15,12,89. Бюл Институт элек ой техники АН Г,И.Готлиб, В арумба и Н.Я, 681,325(088,8 Авторское сви 2431, кл, Н 0 торское свиде 600, кл, Н 03(54) УСТРОЙСТВО ДЛ МЕРЕ МИЧЕСКОЙ ПОГРЕШНОС АЛО ПРЕОБР АЗОВАТЕЛЕЙ(57) Изобретение может быт вано в измерительных систе метрологическои аттестации быстродействующих и высокочастотных аналогцифровых преобразователей (АЦП) в динамическом режиме, Повышение достоверности контроля достигается засчет введения в устройство, содержащее генератор 1 эталонного сигнала,генератор 6 синхроимпульсов, блок 5управления, вычислительный блок 10,блок 9 памяти, блок 8 адресации иблок 7 блокировки, новых блоков, чтопозволило обеспечить условия аттестации, адекгатные реальным условиямэксплуатации АЦП, при условии фильтрации цифровых отсчетов, соответствующих значениям испытательного сигнала эа пределами динамического диапазона АЦП. 2 з,п,ф-лы, 4 ил.Изобретение относится к цифровойизмерительной технике и может бытьиспользовано для измерения динамической погрешности быстродействующих и5высокочастотных аналого-цифровых преобразователей (АЦП) в измерительныхсистемах, их метрологической аттестации в динамическом режиме,Цель изобретения - повышение достоверности контроля,На фиг,1 приведена функциональнаясхема устройства для измерения динамической погрешности аналого-цифровых преобразователей; на фиг,2 - временные диаграммы, иллюстрирующие работу устройства; на фиг.З - функциональная схема варианта реализацииблока управления; на фиг,4 - то же,блока блокировки, 20Устройство (фиг,1) содержит генератор 1 псевдослучайного сигнала, выходная шина 2 которого является первой выходной шиной устройства, ккоторой подключается. выход испытуемого АЦП 3, выходную шину 4 устройства,являющуюся шиной "Пуск", а такжеблок 5 управления, генератор 6 синхроимпульсов, блок 7 блокировки,блок 8 адресации 1 блок 9 памяти, вычислительный блок 10, выходные шины 11 и 12 устройства.Кроме того, на фиг,1 обозначенывход 13 блока 5 управления, вьмоды 14и 15 блока 5 управления, вьжод 16блока 7 блокировки, выходы В и Н ге 35нератора 1 псевдослучайного сигнала.Блок 5 управления (фиг,3) содержит три одновибратора 17-19, элемент И 20, триггер 21,Блок 7 блокировки (фиг,4) содержит элемент ИЛИ 22, П-триггер 23,элемент И-НЕ 24 и инвертор 25,На фиг,2 показаны: А - линейноизменяющийся испытательный сгналф 45подаваемый на вход испытуемогоАЦП; Па, Пц -верхняя и нижняя соответственно границы диапазона преобразования испытуемого АЦП 3; 13 - импульсы на выходе генератора 6 синхроимпульсов, обеспечивающие запускиспытуемого АЦП 3; й; д = 2,1,0 -моменты достижения сигналом А граници 11; е - период запуска испытуемого АЦП 3; обозначены вре 55менные интервалы: Т, - обнуление блока 9 памяти Т - сбор данных с испы с 1туемого АЦП 3; Т - индикация полученных результатов; Ь = ф(1.1) - из -чры; я чв:1 нтующал характеристикаиспытуемого АЦП 3; В - импульсы свыхода генератора 1 псевдослучайного.сигнала при достижении сигналом Аграницы диапазона 11; Н - импульсыс выхода Н генератора 1 псевдослучайного ситнала при достижении сигналом А границы диапазона 11, 6, -моменты запуска АЦП 3, отстоящие одинот другого на д; 4, 14-16 - сигналына одноименных выходах блока 5 управления и блока 7 блокировки,Длительности выходных импульсоводновибраторов 17 и 9 равны междусобой и определяют длительности временных интервалов Т обнуления и Т3считывания, Эти длительности должныпревышать время перебора всех адресов блока 9 памяти при данной часто"те генератора 6 синхроимпульсов. Длительность выходного импульса одновибратора 18 равна временному интервалуТ сбора данных, выбор которого описан выше,Устройство работает следующим образом,В исходном состоянии на выходегенератора 1 псевдослучайного сигнала (фиг.1) формируется сигнал А. Сигнал А повторяется циклически с периодом Т - интервалом времени накопления данных, Длина периода повторениязадается и зависит от допустимойошибки измерения динамической погрешности АЦП, Пусть допустимая ошибкаизмерения составляет величину Е отразрешающей способности (11 /2 ) испыАтуемого АЦП, Тогда за время сбораданныхТ, - (9 г" а)/Яна основании теоремы Муавра-Лапласа,будет определена динамическая погрешность АЦП с ошибкой, не превосходящей Е, с доверительной вероятностью99,733, Так, для 12-разрядного АЦПс временем преобразования ДС1 мкси допустимой ошибкой Е0,1 от величины мпадшепо значащего раэрядадлительность временного интервала Т будет 4 с,Обнуление блока 9 памяти предшествует сбору данных и реализуется наинтервале Т, тем, что на вход записисчитывания блока 9 памяти поступает сигнал эаписи (например,"Лог, 0) второго выхода 14 блока 5 управлениянавход данных поступает Лог.0 с вы5 152945 хода вычислительного блока 10 (сигнал установки нуля с первого выхода 15 блока 5 управления) и выполняется последовательный г".ребор всех5адресов блока 9 памяти, Для этого блок 8 адресации переводится в режим ,счета ("Лог," с первого выхода 15 блока 5 управления) импульсов с выхо-да генератора 6 синхроимпульсов. Пос О ле, по крайней мере, однократного перебора всех адресов устройство переходит от обнулению к сбору данных(интервал Т).Сбор данных заключается в следующем.На втором выходе 14 блока 5 управления появляется сигнал с частотой,которая вдвое ниже частоты генератора 6 синхроимпульсов, По его фронтам 20испытуемый АЦП 3 выполняет преобразование псевдослучайного испытательного сигнала А. Коды с выхода АЦП 3поступают на вход данных блока 8 адресации,Блок 8 адресации переводится в режим регистра ("Лог,О" с первого выхода 15), при этом код на его выходесоответствует коду очередного отсчета на выходе испытуемого АЦП 3, Затем он поступает на адресный входблока 9 памяти.На выходе блока 9 памяти появляется содержимое ячейки с адресом, совпадающим с кодом очередного отсчета 35(после обнуления в ячейке хранитсянуль ), Содержимое ячейки поступаетна вход данных вычислительного блока 10 и в течение первой половины интервапа преобразования записывается 40в вычислительный блок 10 благодарясигналу "Лог," на входе управленияэтого блока, По отрицательному фрочту этого управляющего сигнала вычислительный блок 10 переходит по положительному фронту сигнала 15 в режим счета и к записанному в него содержимому ячейки прибавляется единица. Новое значение поступает на входданных блока 9 памяти, в который изаписывается по тому же адресу благодаря наличию сигнала записи (Лог,О")на входе записи - считывания во второй половине интервала ДГ преобразования.55В процессе сбора данных возможнаситуация, когда запуск АЦП 3 приходится на интервал времени, в течениекоторого сигнал А находится вне диа 3 6пазона преобразования (У,П) ( Ь фна фиг,2). Благодаря действию блока 7 блокировки к содержимому ячейкиблока 9 памяти, соответствующей данному отсчету АЦП 3, не будет добавлена единица,Описанная процедура повторяется втечение каждого интервала ай преобразования на ийтервале Т, В результатев блоке 9 памяти будут накоплены данные, характеризукщие динамическуюпогрешность АЦП, а именно: значение в1-й ячейке блока 9 памяти в конце Тпрямо пропорционально действительнойширине 1-го кванта характеристикипреобразования Ь = Ф (Ц) (на фиг.2 )Так как на вход испытуемого АЦП поступает линейно изменякщийся сигнал А,его амплитудные значения.распределены равномерно, и, следовательно, Приидеальной характеристике ЬФ(У)АЦП 3 все значения, зафиксированныев блоке 9 памяти, должны совпадатьмежду собой с точностью до заданнойдопустимой методической ошибки ибыть равными величине 1(1;/2где 1 - содержимое 1.-й ячейки бло 1ка 9 памяти. Отношение д1,./1будет характеризовать определяемуюдинамическую погрешность испмтуемого АЦП 3Задавая Е= 1 О з,Б1,2,получим, что содержимоеячеек блока 9 памяти представляет собой непосредственно с учетом расположения десятичной запятойД 1 ф 1, 10Чем меньше динамическая погрешностьиспытуемого АЦП 3, тем ближе Д 1 кединице.Индикация собранных данных на временном интервале Т э сводится к последовательному выводу содержимого всехячеек блока 9 памяти. Она реализуетсятем, что на вход записи - считыванияблока 9 памяти поступает сигнал("Лог,1") считывания с выхода 14блока 5 управления, вычислительныйблок 10 заблокирован по входу сбросав состоянии нуля на его выходе,блок 8 адресации переведен в режимсчета сигналом ("Лог,1") с первоговыхода 15 блока 5 управления, Блок 8адресации считывает импульсы с выходагенератора 6 синхроимпульсовНату- .ральный ряд чисел в двоичном кодепоступает с выхода блока 8 адресациина адресный вход блока 9 памяти, За1529453 50 счет этого выполняется последовательный перебор ячеек блока 9 памяти, Содержимое ячеек поступает на выход 12устройства, а их адреса - на выход 11устройства.Блок 5 управления (фиг,З) работаетследующим образом,Импульс запуска поступает на второй вход 4 и своим положительнымфронтом запускает одновибраторы 17и 19, на выходах которых формируютсяодинаковые положительные импульсы,длительность которых равна времениобнуления блока 9 памяти (интервалТ , фиг,2), Импульсом с выхода одновибратора 17 триггер 21 блокируетсяпо входу сброса в состояние "Лог.О",поступающим на выход 14, На первомвыходе 15 - импульс положительной полярности с выхода одновибратора 19,а на выходе элемента И 20 - "Лог,О"вследствие наличия "Лог,1 н на егопервом инвертирующем входе.Срезом импульса с выхода одновибратора 17 запускается одновибратор 18(по инвертирующему входу) и формирует импульс, длительность которогоравна времени сбора данных (интервалТ, фиг,2). В течение этого времени 30на выходах одновибратора 17 и 19"Лог0 (их импульсы окончились),поэтому на входах сброса и установкитриггера 21 также "Лог,О". Триггер 21делит на два частоту сигнала, поступающего на вход 13 с выхода генератора 6 сннхроимпульсов, Меандр с выхо 1 а триггера 21 поступает на выход 1,Срезом импульса с выхода одновибатора 18 повторно запускается одновибратор 19 (по первому инвертирующему входу) и формирует импульс,длительность которого равна времени индикации (интервал Т, фиг,2). Этотимпульс поступает на выход 15.и, кроме того, блокирует триггер 21 в состбяние "Лог.1" по входу установки через элемент И 20. По окончании импульса блок 5 управления возвращается в исходное состояниеБлок 7 блокировки (фиг.4) работает следующим образом,Сигнал 14 инвертируется инвертором 25 и поступает на тактовый входтриггера 23, Импульсы В и Н собираются элементом ИЛИ 22 и поступаютна Э-вход этого же триггера. По отрицательным фронтам сигнала 14запускается АЦП З,а в триггер 23 залисьяг.д логическое состояние навыход элемента ИЛИ 22Возможнь два варианта. Если момент стробирования АЦП 3 попал научасток сигнала А внутри динамического диапазона (П,П ), то на кыходеэлемента ИЛИ 22 - Лог,О", так какни один из компараторов генератора 1псевдослучайного сигнала не сработал,Тогда в триггер 23 записывается"Лог,О", на его инвертирующем выходе появляется "Лог.1", которая разблокирует элемент И-НЕ 24. В этомслучае сигнал 16 - инверсия сигнала14. По положительным фронтам сигнала 16 вычислительный блок 10 суммирует единицу к содержимому соответствующей ячейки блока 9 памяти,Если в момент запуска АЦП 3 псевдослучайный сигнал 2 находится запределами динамического диапазона,то один из сигналов (В или Н) находится в состоянии "Лог,1" (нафиг,2 - сигнал В), Тогда "Лог,1"через элемент ИЛИ 22 поступает навход триггера 23 и записывается внего в момент запуска АЦП 3, Теперьна инвертирующем выходе триггера 23устанавливается "Лог,О", блокирующий элемент И-НЕ 24, так что доследующего момента запуска АЦП 3на выходе 16 блока 7 блокировки будет "Лог,1", Поэтому вычислительныйблок 10 не меняет записанное в негосодержимое соответствующей ячейкиблока 9 памяти,Инструментальная погрешность измерения динамической погрешности испытуемого АЦП 3 предлагаемым устройством определяется только параметрамигенератора 1 псевдослучайного сигнала: диапазоном измерения крутизн,нелинейностью и шумами сигнала А.При имеющихся реальных ограниченияхна эти параметры устройство позволяет измерять динамическую погрешностьаналого-циФровых преобразователей счислом разрядов до 12-16 и частотойдискретизации до 5 МГц,Изобретение реализовано при создании экспериментального образца устройства, разработанного в рамках работ, проводимых по комплексной программеФормула изобретения 1, Устройство для измерения динамической погрешности аналого-цифро9 15294 вых преобразователей, содержащее генератор эталонного сигнала, первый выход которого является первой выходной шиной, генератор син," роимпульсов, блок управления, вычислительный блок, блок памяти, выходы которого соединены с соответствующими входами данных вычислительного блока, выходы которо-го соединены с соответствующими входами данных блока памяти, е т л и - ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, введены блок блокировки, и блок адресации, а генератор эталонного сигна ла Выполнен на генераторе псевдослучайного сигнала, второй и третий выходы которого соединены соответственно с первым и вторым входами блока блокировки, третий вход которого 20 объединен с входом эаписи блока памяти, управляющим входом вычислительного блока, является второй выходной шиной и подключен к первому выходу блока управления, второй выход кото ,рого соединен с входом установки в 0" вычислительного блока и инверсным управляющим входом блока адресации, суммирующий вход которого объединен с первым входом блока управления 30 и подключен к выходу генератора синхроимпульсов, второй вход блока управения является шиной Пуск", входы данных блока адресации являются входной шиной, а выходы являются третьей выходной шиной и соединены с соответствующими адресными входами блока памяти, выходы которого являются четвер 53 10той выходной шиной, суммирующий вход вычислительного блока соединен с выходом блока блокировки,2, Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок управления выполнен на трех одновибраторах,элементе И и триггере, выход которогоявляется первым выходом блока,Я-входсоединен с выходом элемента И, С-входявляется первым входом блока, а К-входобъединен с первым инверсным входомэлемента И, инверсным входом первогоодновибратора и подключен к выходувторого одновибратора, вход которогообъединен с прямым входом третьегоодновибратора и является вторым входом блока, инверсный вход третьегоодновибратора подключен к выходу первого одновибратора, а выход подключенк второму входу элемента И и являетсявторым выходом блока,3, Устройство по п,1,о т л и ч а ю -щ е е с я тем, что блок блокировкивыполнен на элементе И-НЕ, П-триггере, инверторе и элементе ИЛИ, первый и второй входы которого являютсяпервым и вторым входами блока соответственно, а выход соединенсР-входом О-триггера, С-вход которогосоединен с выходом инвертора,входкоторого объединен с первым входомэлемента И-НЕ и является третьимвходом блока, инверсный выход П-триггера соединен с вторым входом элемента И-НЕ, выход которого являетсявыходом блока., Черни каз 7760/56 ираж 884 Подписи Производственно-издательский комбинат "Патент", г. Ужгород,арина, 101 осударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5