Цифроаналоговый преобразователь

.8015030 4 Н ОПИСАНИЕ ИЗОБРЕТЕН роительноее теия,. (57) Изобретение относ тике и преобразователь тся к автома ой технике и в устройст- аналого-цифможет быть использов вах цифроаналогового,п,йгход ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬСТ(54) ЦИФРОАНАЛОГОВЬЙ ПРЕОБРАЗОВАТЕ рового преобразования информации,Цель изобретения - повышение функциональной надежности эа счет обеспечения текущего контроля параметров.устройства. Цифроаналоговый преобразователь содержит регистр 1, преобразователь 2 код - широтноимпульсиомодулированный сигнал, два ключа 3,4, два фильтра 5, 6 низких частот,блок 7 компараторов, логический анализатор 8 и синхронизатор 9, Блок 7компараторов выполнен на двух резистивных делителях и трех компараторах,а логический анализатор 8 - на трехКБ-триггерах и трех элементах И, Введение второго фильтра 6 низких частот, блока 7 компараторов и логического анализатора 8 позволило обеспечить текущий контроль параметров преобразователя и тем самым повысить егонадежность. 2 з ф-лы, 3 ил,1503072 30 Изобретение относится к автоматике и преобразовательной технике и может быть использовано в устройствахцифроаналогового и аналого-цифрового5преобразования информации.Цель изобретения - повьппение функциональной надежности за счет обеспечения текущего контроля параметровцифроаналогового преобразователя. 10На фиг.1 представлена функциональная схема цифроаналогового преобразователя; на Фиг.2 - схема блокакомпараторов; на фиг.З - схема логического анализатора. 15Цифроаналоговый преобразователь(фиг.1) содержит регистр 1, преобразователь 2 код - широтно-импульсно-модулированный сигнал, два ключа3 и 4, два фильтра 5 и 6 низких20частот, блок 7 компараторов, логический анализатор 8 и синхронизатор 9, Блок 7 компараторов (фиг,2)выполнен на двух резистивных делителях 10 и 11 и трех компараторах 2512-14. Логический анализатор 8(Фиг.З) выполнен на трех КБ-триггерах15-17 и трех элементах И 18-20,Цифроаналоговый преобразовательработает следующим образом.Входной преобразуемый код Хепоступает на информационные входырегистра 1 и импульсом С синхронизации с первого выхода синхронизатора9 заносится в регистр. С выходов регистра 1 преобразуемый код поступаетна информационные входы преобразователя 2 код - широтно-импульсномодулированный сигнал, выполненный,например, на счетчике импульсов, цифроном компараторе и регистре. В ис"ходком состоянии на инверсном выходе преобразователя 2 код - ШИМ фиксируется уровень "Лог.1", открывающий второй ключ 4. Преобразованиеначинается с момента поступления натактовый вход преобразователя 2 кодШИМ первого, после момента занесенияинформации в регистр 1, импульса Сес второго выхода синхронизатора 9.После поступления определенного числа тактовых импульсов С код на выходе счетчика импульсов в преобразователе 2 код - ШИМ становится равнымпреобразуемому коду и на выходе схемысравнения формируется. импульс, переключающий триггер преобразователя 2код - ШИМ, на инверсном выходе которого сигнал изменяется с уровня 4"Лог.1" на "Лог,О". При этом длительность импульса на инверсном выходе преобразователя 2 код - ШИМ и, следовательно, на выходе ключа 4 пропорциональна значению преобразуемого кода. Изменение уровня сигнала на инверсном выходе преобразователя 2 код - ШИМ вызывает изменение уровня на прямом его выходе с "Лог,О" на "Лог.1", вследствие чего ключ 4 размыкается, а ключ 3 замыкается.При дальнейшем поступлении импульсов С на тактовый вход преобразователя 2 код - ШИМ его счетчик переполняется, в результате триггер возвращается в исходное состояние, ключ 3 замыкается, а ключ 4 размыкается, после чего начинается новый цикл преобразования. В результате навходы фильтров 5 и 6 низкой частоты поступают импульсы с уровнем "Лог.1" (данный уровень задается источником опорного напряжения) в течение времени й- ="- и с уровнем Лог.ОТаН да 11Нех. максв течение времени с= Т - сэр, где Те - период следования тактовых импульсов, Не - максимальное значениеех, макспреобразуемого кода.Для исключения методической по. грешности период следования импульса Са синхронизации на вход регистра 1 должен быть равен величине Тп.На выходе Фильтров 5 и 6 формируется постоянное напряжение 0 знвьА чение которого пропорционально преобразуемому коду Ие . Напряжение с выхода Фильтра 5 низких частот посту-. пает на выходную информационную шину,С помощью блока 7 компараторов и логического анализатора 8 осуществляется текущий контроль параметров ци 4 г. роаналогового преобразователя. При исправном состоянии блоков преобразователя на выходах блока 7 компараторов (фиг.2) Формируются уровни "Лог.О". Условия сравнения для компараторов 12-14 задаются следующими условиями:для компаратора 12 О 4 = Е,- А (1) для компаратора 13 ОеЕе- Ь , (2) для компаратора 14 О ш 0- д е, (3) где Ц, О - сигналы на выходах ключей 3 и 4 соответственно;- коэффициенты передачипервого резистивного делителя 10 по первому ивторому выходам соот 5 10 15 20 25 30 35 40 45 50 55 ветстненно;допустимое отклонениевыходного сиг нала ключей 3 и 4 от единичногои нулевого уровней соответственно;коэффициент передачи второго реэистивного дели -теля 11;а э - допусТимое отклонениевыходного сигнала фильтра 5 от установившегося значения;Б , П. - сигналы на выходаху Уфильтров 5 и 6 низкихчастот соответственно,Выходные сигналы блока 7 компараторов поступают на соответствующиевходы логического анализатора 8(фиг.3), в котором формируется сигнал "Авария", при наличии уровня"Лог.1" хотя бы на одном из выходовблока 7 компараторов. С некоторойзадержкой после импульса С синхронизации, поступаюпГего на вход регистра 1 с первого выхода синхронизатора9, на его третьем выходе формируетсякороткий импульс Сс, поступающий наК-входы КЯ-триггеров 15-17, При наличии уровней "Лог.О" на Б-входах всехКБ-триггеров,(что свидетельствуето правильном функционировании всехблоков преобразователя), на инверсныхвыходах КБ-триггеров 15-17 и на выходе элемента И 20 формируются сигналы с уровнем "Лог,1", последнее свидетельствует о правильной работе цифроаналогового преобразователя,При нарушении условия (1), например, за счет увеличения сопротивленияключа 4 в замкнутом состоянии, компаратор 12 изменит свое состояние,что приведет к переключению КБ-триггера 15 и появлению уровня "Лог,О"на выходе элемента И 20, Аналогичныйпроцесс происходит в случае возрастания сопротивления ключа 3 в замкнутомсостоянии, при этом переключаетсякомпаратор 13, выходной сигнал которого, поступающий через элемент И 18на Я-вход КВ-триггера 16, обуславливает переключение триггера 16, в результате на выходе элемента И 20 формируется сигнал "Авария",Если при неизменном значении сигналов на входах фильтров 5 и 6 их выходные напряжения становятся неравными, то более вероятно нарушение работы фильтра 5 вследствие изменения сопротивления линии связи с нагрузкой, вариации сопротивления нагрузки, появления утечек и т,п, При сбоях в работе цифровых блоков 1 и 2 также будут изменяться,и выходные напряжения фильтров 5 н 6, В этом случае (при условии, что инерционность фильтра 6 в несколько раз больше инерционности фильтра 5) легко можвт быть обнаружено отличие Б от контрольного значения (Гь ). В обоих случаях произойдет переключение компаратора 14, выходной сигнал которого поступает на первый вход элемента И 19. На второй вход элемента И 19 с четвертого выхода синхронизатора 9 поступают импульсы С, период следования которых существенно больше периода сигнала С . Такое соотношение периоадов сигналов С и С, не приводит .к формированию сигнала "Авария" в течение переходного процесса установления выходного сигнала Уп,при смене значения входного кода И , Выходной сигнал элемента И 19 обуславливает состояние КБ-триггера 17 и, при появлении "Лог.Оо на выходе триггера 17, наличие сигнала "Авария" на выходе элемента И 20.Таким образом, наличие блока 7компараторов, логического анализатора 8 с соответствующими связями повышает надежность (достоверность результатов) цифроаналогового преобразователя,Формула изобретения1. Цифроаналоговый преобразова- . тель, содержащий ре гистр, информационные входы которого являются входной шиной преобразуемого кода, вход разрешения записи подключен к первому выходу синхронизатора, второй выход которого соединен с тактовым входом преобразователя код - широтно-импульсно-модулированный сигнал, информационные входы которого соединены с соответствующими выходами регистра, а прямой и инверсный выходы подключены к управляющим входам соответственно первого и второго ключей, информационные входы которых являются соответственно шиной нулевого и шиной единичного потенциала, выход первого ключа объединен с выходом1503072 35 40 второго ключа и соединен с входом первого Фильтра низких частот, о т - л и ч а ю щ и й с я тем, что, с целью повышения Функциональной на 5 деиииности эа счет обеспечения текущего контроля параметров цифроаналогового преобразователя, в него введены второй фильтр низких частот, блок компараторов и логический анализатор, 10 выход которого является выходной шиной "Авария", первый, второй, третий, четвертый и пятьий входы блока компараторов соединены соответственно с шиной нулевого потенциала, выходом первого Фильтра низких частот, выходом первого ключа, выходом второго фильтра низких частот и шиной единичного потенциала, первый, второй и третий выходы блока компараторов соединены соответственно с первьм, вторым и третьим входами логического анализатора, четвертый, пя-; тый и шестой входы которого подключены соответственно к прямому выхо ду преобразователя код - широтно-импульсно-модулированный сигнал, к третьему и четвертому выходам синхронизатора, выхбд первого Фильтра низких частот является выходной инФормационной шиной. 2. Преобразователь по п.1, о т - л и ч а ю щ и й с я тем, что блок компараторов выполнен в виде первого и второго резистивных делителей и первого, второго и третьего компараторов, выходы которых являются соответственно первым, вторым и третьим выходами блока, первый вход первого реэистивного делителя является пятым входом блока, а первый и второй выходы соединены соответственно с неинвертирующим входом первого и инвертирующим входом второго компараторов, инвертирующий вход первого компаратора объединен с неинвертирующнм входом второго компаратора и является третьим входом блока, первый вход второго резистивного делителя является четвертым входом блока, а выход соединен с неинвертирующим входом третьего компаратора, инвертирующий вход которого является вторым входом блока, второй вход первого резистивного делителя объединен с одноименным входом второго реэистивного делителя и является первым входом блока.3, Преобразователь по п.1, о т - л и ч а ю щ и й с я тем, что логический анализатор выполнен в виде трех элементов И и трех КЯ-триггеров, инверсные выходы которых соединены с соответствующими входами первого элемента И, выход которого является выходом логического анализатора, первый и второй входы второго элемента И являются соответственно вторым и четвертым входами логического анализатора, первый и второй входы третьего элемента И являются соответственно третьим и шестым входами логического анализатора, выходы первого ивторого элементов И соединены сЯ-входами соответственно первого ивторого КЯ-триггеров, К-вход последнего из которых объединен с одноименными входами первого и третьегоКЯ-триггеров и является пятым входомлогического анализатора, Я-вход .третьего КЯ-триггера является первымвходом логического анализатора.1503072 Составитель Н, КапитаноТехред Л,Олийнык рек тор Т. Пал ак тор Н . Тупица НТ СССР Производственно-издательский комбинат "Патент Ужгород, ул. Гагарина, 101 аказ 5086/58 Тираж 884 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при113035, Москва, Ж, Раушская наб д. 4/5