Устройство для контроля цифровых интегральных микросхем

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 151) 4 01 К 31 ПИСАНИЕ ИЗОБРЕТЕН ОВЫХ 30ехйическ,Кольченк ельство СССР 31/28, 1980 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР ТРРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФР ИНТЕГРАЛЬНЫХ МИКРОСХЕМ(57) Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля цифровых микросхем, Цель изобретения - расширение функциональных возможностей устройства за счет контроля интегральных микросхем с различным расположением выводов питания и3 150 элементов памяти, не содержащих цепи предустановки. Устройство содержит наборное поле 1, генератор 2, коммутатор 3 выводов, дешифратор 4, коммутатор 5 адреса, регистр 6 кода выводов питания, блок 7 проверки на четность, счетчик 8 адреса, дешифратор 9 выводов питания, регистр 10 входов-выходов, блок 11 постоянной памяти, коммутатор 12 выводов питания, блок 13 распределения синхроим 10624 5 10 пульсов, блок 14 сравнения, триггер15 результата, многоконтактный зонд16, индикатор 17, регистр 18 маски,элемент Ю 1 И 19, интегрирующую КС-цепочку 20, элемент И 21, Положительный эффект достигается за счет введения средств идентификации типамикросхемы, цепей сброса регистравыводов питания, а также введенияКС-цепочки и элемента И. 1 з.п.ф-лы,3 ил.Изобретение относится к контроль- но-измерительной технике и может быть использовано для контроля цифровых микросхем.Цель изобретения - расширение функциональных возможностей устройства за счет контроля интегральных микросхем с различным расположением25 выводов питания и элементов памяти, не содержащих цепи предустановки,На фиг. 1 приведена функциональная схема устройства; на фиг. 2 схема блока распределения синхронизирующих импульсов; на фиг. 3 - раз 30 мещение информации в блоке памяти.Устройство для контроля цифровых интегральных микросхем содержит наборное поле 1, генератор 2 тактовых импульсов, коммутатор 3 выводов, де шифратор 4 типа интегральной микросхемы, коммутатор 5 адреса, регистр 6 выводов питания, блок 7 проверки на четность, счетчик 8 адреса, дешифратор кода выводов питания 9, ре гистр 10 входов-выходов, блок 11 постоянной памяти, коммутатор 12 выводов питания, блок 13 распределения синхронизирующих импульсов, блок 14 сравнения, триггер 15 результата, 45 многоканальный зонд 16, индикатор 17, регистр 18 маски, элемент ИЛИ 19, интегрирующую КС-цепочку 20 иэлемент 21 ИБлок 13 распределения синхрониэирующих,импульсов состоит из счетчиков 22 и 23, одновибратора 24, элемента И-НЕ 25, дешифратора 26, элемента И 27-3 1, элемента НЕ 32, триггеров 33 и .34 и элемента И 35,Блок 11 постоянной памяти (фиг. 3) в каждом слове первой части содержит биты 1-12 - адрес начала теста минус один; бит 13 - признак типа микросхемы ("1" - микросхема последовательностного типа беэ входов предустановки; "0" - иначе); биты 14-16 -код выводов питания; во второй части первое слово (нечетное количествоединиц) указывает на расположениевходов-выходов контролируемой микросхемы ("0" - вход, "1" - выход);второе слово (нечетное количествоединиц) - маска (" 1" - вывод микросхемы, на которой запрещена подачалогического сигнала); третье и другие слова - собственно тест на даннуюмикросхему; последнее слово - признакконца (нечетное количество единиц),Устройство работает следующим образом.При подключении устройства к питанию короткий импульс "О" с КС-цепочки через элемент И 21 поступает на К-вход блока 6 и сбрасывает его в нулевое состояние - "Нет питания, Определенной комбинацией кнопок сигнал с первого выхода наборного поля 1, сопровождаемый сигналом С 1 с второго выхода наборного поля 1, равным "0" и устанавливающим в единичное состояние триггер 15 результата и первый счетчик 22 блока 13 распределения синхронизирующих импульсов, через дешифратор 4 кода типа микросхемы и коммутатор 5 адреса поступает на вход блока 11 постоянной памяти. По окончании сигнала С 1 мпадшие 12 битов с выхода блока 11 памяти записываются в счетчик 8 адреса, бит 13 - в триггер 33 блока 13, а старшие три бита, код выводов питания, в регистр 6 выводов питания. С третьего выхода наборного поля 1 поступает короткий сигнал "0", сбрасывающий счетчики 22 и 23 и триггер 34 блока13 распределения синхронизирующихимпульсов, после чего открываетсяэлемент 25 И-НЕ, сигнал "0" с вы -хода которого запускает генератор2 тактовых импульсов, Если в триггер33 блока 13 записан "0", то триг -гер 34 блока 13 возвращается в единичное состояние. Под управлениемсигналов, поступающих с выхода регистра 6 через дешифратор 9, срабатывает коммутатор 12 выводов питанияи первая часть коммутатора 3 выводов.Контролируемая микросхема запитывается, Сигналом с выхода дешифратора 26блока 13 инкрементируется содержимоесчетчика 8 адреса, с выхода которогосигналы адреса теста поступают черезкоммутатор 5 адреса на адресные входыблока 11 памяти, с выхода которогосчитывается первое слово теста (расположение входов-выходов), содержащеенечетное количество единиц, о чемсвидетельствует сигнал ЧЕТ, равный"1". Сигналом с второго выхода дешифратора 26 блока 13 открываетсяэлемент И 27, выходной сигнал которого устанавливает состояние счетчика22, равное 01 (один), Сигнал стретьего выхода дешифратора 26 проходит через элемент И 28 на выход ЗпИблока 13, по переднему фронту которого в регистр 10 входов-выходов записывается слово, соответствующее расположению входов-выходов контролируемой микросхемы. Сигнал с четвертоговыхода дешифратора 26 блока 13 поступает на элемент 29, закрытый сигналомЧЕТ=1, Цикл работы счетчика 23 продолжается, Сигналом с первого выходадешифратора 26 блока 13 осуществляется инкремент счетчика 8 адреса, Сигналы на выходе блока 11 памяти соответствуют второму слову с нечетнымколичеством единиц, Сигнал ЧЕТ на выходе блокапроверки на четностьравен "1. Сигнал с второго выходадешифратора 26 открывает элемент И 27,с выхода которого единичный сигнал устанавливает счетчик 22 блока13 в состояние 10(два). Сигнал стретьего выхода дешифратора 26 проходит через элемент И 31, записываетсигналы с выхода блока 11 памяти,соответствующие накладываемой маске,в регистр 18 маски, выходные сигналыкоторого переключают вторую группукоммутатора 3 выводов, и запускаетодновибратор 24 блока 13 на время, поступает на элемент И 35 и, еслитриггер 34 находится в единичном состоянии, то записывается результат поразрядного сравнения, кроме разрядов,35соответствующих единичному значениюрегистра маски, с выхода блока 14сравнения в триггер 15 результата.Если триггер 34 сброшен, в триггер33 записана "1", то сигнал с выхода40 триггера 34 запирает элемент И 35 ипоявление сигнала на четвертом выходедешифратора 26 не вызывает записипоразрядного сравнения в триггер 15результата, По окончании сигнала счетвертого выхода дешифратора 26 через элемент И 29 поступает на синхровход триггера 34 и записывает сигнал"1" с В-входа на выход, В следующемцикле сигнал с выхода 4 дешифратора5026 через элементы И 29 и 35 записывает результат поразрядного сравненияв триггер 15 результата. Данный циклнеобходим для записи в контролируемую микросхему исходной информации,которая сравнивается с эталонной в55следующем цикле,1Если в триггер 15 результата записан "0", т.е, обнаружена ошибка, приэтом ОШ=О, то закрывается элемент 5 1 О 15 20 25 30 достаточное для переключения коммутатора 3 выводов. Сигнал с четвертого выхода дешифратора 26 блока 13поступает на элемент И 29, закрытыйсигналом ЧЕТ=1, Цикл работы счетчика23 продолжается. Сигналом с первоговыхода дешифратора 26 блока 13 осуществляется инкремент счетчика 8адреса и сигналы на выходе блока 11памяти, соответствующие третьемуслову теста с четным количеством единиц, разряды которого, соответствующие входам контролируемой микросхемы,есть сигналы входного воздействия,через коммутатор 3 выводов поступают навходы контролируемой микросхемы и навторые входы блока 14 сравнения, авыходные разряды, ожидаемая реакцияконтролируемой микросхемы на вторыевходы блока 14 сравнения. Входные иреальные выходные сигнапы с выводовконтролируемой микросхемы поступаютна соответствующие первые входы блока 14 сравнения. Сигналы со второгои третьего выходов дешифратора 26не проходят через элементы И 27, 28и 31, которые закрыты сигналом ЧЕТ,равным "0", Сигнал с четвертого выхода дешифратора 26 через элемент И 29И-НЕ 25 блока 13, единичный сигнал с выхода которого блокирует генератор 2 тактовых импульсов, а индикатор 17 высвечивает позицию дефектного 5 вывода. Регистр 6 выводов питания сигналом ОШ=О через элемент И 21 сбрасывается, контролируемая микросхема отключается от источника питания, Процесс контроля завершен. В противном случае приведенный цикл повторяется до считывания блоком 11 памяти третьего нечетного слова - признака конца теста, после чего состояние счетчика 22 блока 13 ста нет 11 (три) и единичный сигнал с выхода элемента 30 И блокирует че-рез элементы НЕ 32 и И-НЕ 25 работу генератора 2 тактовых импульсов, с выхода элемента И 30 сигнал КОН=1 20 поступает на второй вход индикатора 17, который высвечивает положительный результат контроля микросхемы, а инверсный сигнал КОН с выхода элемента НЕ 32 через элемент И 21 сбрасывает регистр 6 выводов питания в состояние "Питания нет". Контролируемая микросхема отключается от источника питания, Устройство готово к дальнейшей работе.130Повторный запуск устройства осуществляется нажатием кнопок наборного поля 1. Формула и з о б р е т е н и я351. Устройство для контроля цифровых интегральных микросхем по авт,св. 91354142, отличающее -с я тем, что, с целью Расширения 40функциональных возможностей устройства за счет контроля интегральныхмикросхем с различным расположениемвыводов питания и элементов памяти,не содержащих цепи предустановки, в 45него введены элемент И и интегрирующая КС-цепочка, причем выход блокапостоянной памяти соединен с шестымвходом блока распределения синхронизирующих импульсов, первый вход элемента И подключен через интегрирую 50щую КС-цепочку к шине питания, второйвход элемента И соединен с седьмымвыходом блока распределения синхронизирующих импульсов, выход триггерарезультата соединен с третьим входом элемента И, выход которого соединен с входом установки в ноль регистра кода выводов питания,2, Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок распределения синхронизирующих импульсов содержит дешифратор, два счетчика, шесть элементов И, одновибратор, элемент НГ, элемент И-НЕ, два триг - гера, причем первый вход блока соединен с тактовым входом первого триггера и входом установки "1" разрядов первого счетчика, первый разрядный выход которого соединен с первыми входами первого и второго элементов И, второй разрядный выход первого счетчика соединен с вторым входом первого элемента И и первым входом третьего элемента И, входы установки в 0 первого и второго счетчиков и второго триггера объединены и подключены к второму входу блока, третий вход которого соединен с тактовым входом второго счетчика, выходы разрядов которого соединены с входами дешифратора, первый выход которого соединен с первым входом четвертого элемента И, выход которого соединен с тактовым входом первого счетчика, четвертый вход блока соединен с первым входом элемента И-НЕ, второй вход которого соединен с выходом одновибратора, выход первого элемента И соединен с входом элемента НЕ и является первым выходом блока, второй выход которого подключен к выходу второго элемента И, второй вход которого объединен с вторым входом 1третьего элемента И и подключен к второму выходу дешифратора, третий выход которого соединен с входом пятого элемента И, инверсный вход которого объединен с третьими входами второго и третьего элементов И, вторым входом четвертого элемента И и подключен к пятому входу блока, шестой вход которого соединен с информационным входом первого триггера, выход которого соединен с информационным входом и входом установки в "1" второго триггера, вход синхронизации которого соединен с первым входом шестого элемента И и подключен к выходу пятого элемента И, выход элемента И-НЕ является третьим выходом блока, четвертый выход которого подключен к четвертому выходу дешифратора, выход второго триггера соединен с вторым входом шестого элемента И, выход которого является пятым выходом блокашестойвыход которого подключен к входу одновибратора и выходутретьего элемента И, выход элементаНЕ соединен с третьим входом элеменЧЕ иа 2 150 1062 10 та И-НЕ и является седьмым выходом .блока.,9 д 7 б 543 г 1 Проиваное аорес ооо 001 002 0003 155707 1 ЩИ 1 155785 Располох. д/дМцСКО Располож. д/дМаска Располож. д/дМасв 2 Конем Фиг.З Редактор Л,Пчолинская Заказ 4869/45 Тираж 668 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 чУжгород, ул. Гагарина, 101 Производственно-издательский комбинат "Патент",гао г 01 гог гол го 4 205 гоб ЗР 7 210 г 11 г 12 21 З 214 ги 2 Ы 217 гга гг 1 01 1100 00 0 1111 111оо 1000 оа 10 аоо 101101/ОООО 1 ООО/ОО 1код. тек адрес теста- /дЬ 16, 07"7 Слиа. 41110 01 Т 110010 а 01 оооа 100 оооо оао Оо110 7 11 1 11 110 1 10 11 0 1 1 0 1 1 1 1 1 1010010 11 ООО 1 ОООО 00 7 111001001100 711010 1010101010 111 ООООООООООООО10100110 70110 11101011011 а 7007 О 111 О 11111 О О 7 О 0 О 110 аа 1100100 Оаа а аао 10 ооо 1 а 7 а оа 1 О 00011 а 00101 00110 0010 аа 01 00100010 0010 100100100710 О 111111111111 7 11 Составитель И,ИваныкинТехред М,Дидык Корректор Т.Палий