Устройство для изучения слов иностранного языка

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ СПУБ 14 С 06 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ ГКНТ СССР ЕТЕНИЯ П АВТОРСНО 385/24-22.87(57) Изобретени тельной технике еский инсти- Октябрьской тносится к вычи сти к устможет быть в част йствам для обу ияютома ииЖуравлев зации происпользова му язык я расши страни цесса о Целью и ля ретени.07,89. Бюл. Р 27 евский политехнич 50-летия Великой стической революц И,Корнейчук, О,В, орнейчук1.325 (088.8) 2(54) УСТРОЙСТВО ДЛЯ ИЗУЧЕНИЯ СЛОВИНОСТРАННОГО ЯЗЫКА149585ГГиР фУГГк 11 ио 11111 ь 1111 х ВОзможиостРЙ устрОЙства за счРт ВВГдячи переве денных значений слов, вводимых с однократной ошибкой. Устройство со 5 держит блок 1 памяти слов, коммутатор 2, счетчик 3 адреса, блок 4 ввода и отображения, регистр 5 слова, схемы сравнения 6 и 7, беок 8 памяти адресов, генератор 9 импульсов, блок 10 управления. После введения пользователем при помощи блока 4 ввода и отображения слова на иностранном языке устройство сравнивает это слово со словами из блока памяти 1. Схемы 6 и 7 выполняют сравнение параллельно, Схема 7 учитывает возможность Одной ошибки во введенномслове. Предполагается, что ошибкаможет быть в любой позиции и учитываются ошибки следуюпих типов: неправильная буква, пропущенная буква,лишняя буква. От пользователя не требуется указания места возможнойошибки. Поиск слова в блоке 1 ведется способом последовательногоперебора, В результате поиска наэкране индикатора блока 4 появляется либо введенное слово, если онобыло найдено, либо слова, обнаруженные схемой 7. Кроме слов, вводится соответствующая справочная информация. 1 з,п, ф-лы, 2 ил.Изобретение относится к вычислительной технике, в частности к устройствам для обучения, и может бытьиспользовано для автоматизации про, цесса обучения иностранному языку.Целью изобретения является расширение функциональных возможностейза счет выдачи переведенных значений слов, вводимых с однократной 30ошибкой,На фиг.1 представлена схема устройства для изучения слов иностранного языка; на фиг,2 - схема блокауправления, 35Устройство содержит блок 1 памяти.слов, коммутатор 2, счетчик 3 адреса,блок 4 ввода и отображения, регистр5 слова, схемы 6.и 7 сравнения, блок8 памяти адресов, генератор 9 импульсов, блок 10 управления, входы 11устройства, выход 12 блока управления, входы 13 и 14 блока управления,выходы 15 - 17 блока управления, входы 18 - 20 блока управления, выход21 и вход 22 блока управления.Блок управления содержит элементИ 23, элемент ИЛИ 24, элемент И 25,.триггеры 26 - 30, элементы И 31 и 32,элемент ИЛИ-НЕ 33 и триггер 34,50Устройство работает следующимобразом,Для включения устройства пользователь подает сигнал на вход триггера 34 (фиг.2), На выходе триггера34 устанавливается сигнал высокогоуровня, который устанавливает в состояние логического нуля триггеры26-30, а также подается на выход 12 блока 10 управления, а затем - наустановочный вход регистра 5 слова,блока 8 памяти адресов, счетчика 3адреса и на вход генератора 9 импульсов, блокирующий выдачу импульсов.В таком состоянии устройство ожидает,пока пользователь с помощью блока 4ввода и отображения не введет в регистр 5 слово, информацию о которомон хочет получить. Одновременно с запоминанием слова в регистр 5 на вход триггера 34 поступает сигнал, который переводит его в состояние логического нуля, На выходе 12 блока 10 управления появляется сигнал низкого уровня, который снимает блокировку с генератора 9 тактовых импульсов, Тактовые импульсы поступают на вход счетчика 3. На выходе счетчика 3 адреса устанавливается адрес первого слова, записанного в блоке 1, который поступает на один из входов коммутатора 2 и передается на его выход под действием управляющего сигнала низкого уровня, поступающего с выхода 17 блока 10 управления, с выходов коммутатора 2 адрес передается на адреснъ 1 е входы блока 1 памяти словПосле этого на выходах блока 1 появляется первое слово, которое поступает на входы схем 6 и 7 сравнения, На вторые входы этих схем поступает слово из регистра 5.Пусть, например, схемы 6 и 7 расчитаны.на сравнение слов не больше, чем из восьми букв. Обозначим слово49585 из блока 1 как Л 1, А 2, АЗ, А 4, А 5, А 6, А 7, А 8, а слово из регистра 5 как В 1, В 2, ВЗ, В 4, В 5, В 6, В 7, В 8, Цифры соответствуют позиции буквы5 в слове. Тогда схема 6 выполняет сравнение вида В 1 В 2 ВЗ В 4 В 5 В 6 В/ В 8 АЗ А 4 АЗ А 4 + А 4 АЗ ф АЗ А 4 АЗ А 4 АЗ А 4 АЗ А 4 А 2 АЗ А 2 АЗ + АЗ АЗ ф АЗ А 4 АЗ А 4 АЗ А 4 АЗ . А 4 А 4 А 5 А 4 А 5 А 4 А 5 АЗ А 5 АЗ А 4 АЗ А 4 АЗ А 4 АЗ А 4 На выходе схемы 7 сигнал логической единицы появляется, если в таблице найдется хотя бы одна строка, коды букв в которой равным кодам букв слова из .блока 1. Символозначает, что результат сравнения букв в данной позиции не учитывается,Строчки 1-8 таблицы представляют все варианты однократной ошибки типа неправильная буква. Строки 9-16 представляют все варианты однократной ошибки типа пропущенная буква, Рсли пользователь ввел слово максимальной длины, на которую рассчитаны схемы 6 и 7 (для нашего примера это слово из 8 букв), приходится сделать допущение, что в этом случае одна ошибка типа пропуск буквы невозможна. В этом случае строки 9-16 таблицы отражают двойную ошибку в слове из регистра 5: буква А 8 - лишняя и пропуск буквы в любой другой позиции. Строки 1 7-24 таблицы представляютвсе варианты однократной ошибки типа 40 лишняя буква, Строки 8, 16, 24 одинаковы, поэтому элемент, выполняющийэто сравнение, реализован только одинраз.Итак, если слово из регистра 5 б полностью совпадает со словом из блока 8 памяти, на выходе схемы 6 появляется сигнал логической единицы,который поступает на вход 13 блока10 управления. В этом случае и на б 0 выходе схемы 7 появится сигнал логической единицы, поступающий на вход14 блока 10 управления, По отрицательному перепаду тактового сигнала,поступающего на вход 20 блока 10, б сигналы логической единицы, поданныена входы элементов 23 и 25, установятв единицу только триггер 30. Логическая единица с выхода триггера 30поступает на вход элемента 33 и по 1 + А 2 2 А 1 + 3 А 1 А 2 4 А 1 А 2 5 А 1 А 2 6 А 1 А 2 7 А 1 А 2 8 А 1 А 2 9 + А 1 10 А 1 ф 11 А 1 А 2 12 А 1 А 2 13 А 1 А 2 14 А 1 А 2 15 А 1 А 2 16 А 1 А 2 17 А 2 АЗ 18 А 1 АЗ 19 А 1 А 2 20 А 1 А 221 А 1 А 2 22 А 1 А 2 23 А 1 А 2 24 А 1 А 2 В 1 В 2 ВЗ В 4 В 5 В 6 В 7 В 8А 1 А 2 АЗ А 4 А 5 А 6 А 7 А 8и выдает на выходе сигнал логическойединицы, если ходы букв в одинаковыхпозициях равны. Схема 7 сравнениявыполняет сравнение, описываемое втабун е А 5 А 6 А 7 А 8 А 5 А 6 А А 8 А 5 А 6 А 7 А 8 А 5 А 6 Л 7 А 8 + А 6 А 7 А 8 А 5 з А А 8 А 5 Аб м А 8 А 5 А 6 А 7 л А 5 А 6 А 7 А 8 А 4 А 5 А 6 А 7 А 4 А 5 А 6 А 7 А 4 А 5 А 6 АА 5 А 6 А 7 А 5 + А 6 А 7 А 5 А 6 + А 7 А 5 А 6 А 7 + Аб А 6 А 8 т А 6 А 7 А 8 А 6 А 7 А 8 А 6 А 7 А 8 А 6 А 7 А 8 А 5 , А 6 А 7 А 5 А 6 А 8 А 5 А 6 А 7входу 11 - на вход блока 4 ввода иотображения. На выходе элемента 33,блокирующий вход счетчика 3 адреса.В следующем такте счетчик адресане изменяется, а информация с выходовблока 1 памяти переписынается в блок4 ввода и отображения, после чего 10она отображается на экране индикатора, В конце этого такта, т.е. поотрицательному пепепаду тактового,сигнала,.триггер 30 устанавливаетсяв состояние логического нуля из"за 15наличия обратной связи.Если слово из регистра 5 удовлетворяет одному из вариантов сравнения,,приведенных в таблице, сигнал логической единицы появится только на 20выходе схемы 7 сравнения. По отрицательному перепаду тактового сигналаи состоянии логической единицы будетустановлен триггер 26. С выходатриггера 26 сигнал логической едини,цы поступает на вход элементов 31 и33, На выходе элемента 33 формируетсянулевой сигнал, который поступаетна выход 21 блока 10 и далее на блокирующий вход счетчика 3, На выходе 30элемента 31 формируется единичныйсигнал, который поступает на выход16 блока 10 и далее на вход разрешения записи блока 8. По положительномуперепаду следующего тактирующегосигнала адрес, сформированный в предыдущем такте, записывается в блок 8.При этом блок. 8 установит на входе18 блока 10 нулевой сигнал, которыйдолжен запретить на время своего 40действия подачу следующего сигналазаписи, Однако изменение состояниятриггера 27 в конце такта не произойдет, так как длительности такта достаточно чтобы блок 8 выдал сигнал 45готовности, т.е, установил единичныйсигнал на входе 18 блока 10, В конце,этого такта триггер 26 будет установлен в нулевое состояние из-за наличия обратной связи. Через время, определенное параметрами блока 8, на50вход 19 блока 10 поступит единичныйсигнал, который означает, что разрешено. чтение информации из блока 8.Этот сигнал будет записан в триггер28 по очередному отрицательному перепаду тактирующего сигнала,Если на выходе схем.6 и 7 единичный сигнал не появился, очередной тактовый импульс, поступая на входсчетчика 3, увеличивает адрес наединицу, Новый адрес поступает черезкоммутатор 2 на адресные входы блока1, и описанный процесс повторяетсядо тех пор, пока не произойдет илиполное заполнение блока 8, или всеслова н блоке 1 не будут просмотрены. Полное заполнение блока 8 может произойти, если условиям частич.ного сонпадения (таблица 2) удовлетворяет такое количество слон, чтоемкости блока 8 не хватает для записиих адресов. В этом случае после записи очередного адреса в последнююсвободную ячейку блок 8 установитна входе 18 блока 10 нулевой сигнал,запрещающий на время своего действияподачу следующих сигналов записи.Этот сигнал не изменится до концатакта и установит триггер 27 в единичное состояние.С выхода триггера 27 единичныйсигнал поступает на входе элементов31-33, на выход 17 блока 10 и вблок 4 ввода и отображения по входу11, На выходе элемента 31 формируется нулевой сигнал, который поступаетна выход 16 блока 10 и далее науправляющий вход блока 8, запрещаяоперацию записи. На выходе элемента32 формируется единичный сигнал,который поступает на выход 15 блока10 и.далее на другой управляющийвход, разрешая операцию чтения. Навыходе элемента 33 устанавливаетсянулевой сигнал, который блокируетизменение счетчика адреса, Единичныйсигнал с выхода 17 поступает науправляющий вход коммутатора 2 июподключает выходы блока 8 к адресным входам блока 1. По положительному перепаду тактирующего сигналаадрес, который первым был записанв блок 8, появляется на его выходахи через коммутатор 2 поступает наадресные входы блока 1,На выходе блока 1 появляется информация, которая передается в блок4 ввода и отображения, после чегоотображается на экране индикатора,На выходе схемы 7 появится единичныйсигнал. Так как с выхода триггера27 единичный сигнал поступает на инверсный вход элемента 23, то на еговыходе будет нулевой сигнал независимо.от сигнала со схемы 7Крометого, во время выдачи адреса блок 8устанавливает на входе 19 блока 10нулевой сигнал, запрещающий на времясвоего действия подачу следующегосигнала чтения, Однако, к концу тактаблок 8 выдает единичный сигнал наэтот вход и триггер 28 не изменяетсвое состояние,Через время, определяемое параметрами блока 8, он установит нулевойсигнал на входе 18 блока 10, которыйозначает, что. н блоке 8 имеются свободные ячейки, и, следовательно, можно продолжать просмотр блока 1, Этотсигнал установит триггер 27 в нулевоесостояние по первому же отрицатель-.ному перепаду тактирующего сигнала,и просмотр блока 1 возобновится,Если нсе слова в блоке 1 просмотрены, счетчик 3 адреса устанавливаетединичный сигнал на входе 22 блока10, который по отрицательному перепаду тактирующего сигнала устанавливает в единичное состояние триггер29, а также, пройдя через элемент24, - триггер 27, После установкитриггера 27 в единичное состояниепроисходят соответствующие измененияна выходах 16, 15, 17 и 21 и, еслитриггер 28 установлен в единичноесостояние, начнется процесс передачив блок 4 ввода и отображения слов изблока 1, адреса которых записаны нблоке 8, Этот процесс будет продолжаться до тех пор, пока все слова,адреса которых записаны в блоке 8,не будут отображены на экране индика-.тора, После передачи последнего слова блок 8 установит и будет удерживать на входе 19 блока 10 нулевойсигнал, который после записи в триггер 28 заблокирует подачу следующихсигналов чтения, а на экране появится сообщение, что поиск окончен иможно вводить следующее слово. Еслипосле просмотра всех слов блока 1 иустановки в единичное состояние триггеров 29 и 27 окажется, что триггер28 находится в нулевом состоянии,это значит, что в процессе просмотраблока на выходе схемы 7 не появилсяединичный сигнал, Сообщение об этом .появится на экране индикатора, иустройство будет ожидать ввода сле-:дующего слова в регистр 5Формула изобретения1. Устройство для изучения словиностранного языка, содержащее блок памяти слов, счетчик адреса, регистрслона, блок ввода и отображения,генератор импульсов, первую схемусравнения и блок управления, о т 5л и ч а ю щ е е с я тем, что, сцелью расширения функциональных возможностей за счет выдачи переведенных значений слон, вводимых с однократной.ошибкой, и него введены коммутатор, вторая схема сравнения иблок памяти адресов, причем выходгенератора импульсов соединен стактовым входом блока памяти адресови счетным входом счетчика адреса,выход которого соединен с первым информационным входом коммутатора иинформационным входом блока памятиадресов, информационный выход которо го соединен с вторым информационнымвходом коммутатора, выход которогосоединен с адресным входом блокапамяти слов, выход первой группыразрядов которого соединен с первы ми входами первой и второй схем сравнения, вторые входы которых соединены с выходом регистра слова, информационный вход которого подключен квыходу блока ввода и отображения, 30 информационный вход которого соедднен с выходом второй группы разрядовблока памяти слов, первый вход блокауправления соединен с входом запускаустройства, выходы первой и второйсхем сравнения соединены соответственно с вторым и третьим входамиблока управления, четвертый и пятыйвходы которого соединены с выходамисоответственно готовности записи и 4 О чтения блока памяти адресов, выходгенератора импульсов соединен с шестым входом блока управления, седьмойвход которого соединен с выходомпереполнения счетчика адреса, пер- .45 вый выход блока управления соединенс входом задания режима блока вводаи отображения, второй выход блокауправления соединен с установочнымивходами регистра слова, счетчикаадреса, входом запуска генератора 50импульсов и установочным входом блока памяти адресов, входы разрешениячтения и разрешения записи которогосоединены соответственно с третьими четвертым выходами блока управления, пятый вход которого соединен суправляющим входом коммутатора, вход разрешения счета счетчика адресасоединен с шестым выходом блоха управления.149585 иг. Составитель А,ЗоринРедактор А.цандор Техред М,Дидык Корректор И,М Заказ 4268/47 Тир ВНИИПИ Государственного 113035, 6 Подписноеа по изобретениям и открытиямЖ, Раушская наб., д, 4/5 комиМос КНТ ССС Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина 2, Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок управления содержит шесть триггеров, четыре. элемента И, элемент ИЛИ и элемент ИЛИ-НЕ, причем первый вход блока5 управления соединен со счетным входом первого триггера, выход которого соединен с входами установки в 0С второго по шестой триггеров и вторым выходом блока управления, третий ход которого соединен с прямым вхо-. дом первого элемента И, выход которо 1 о соединен с информационным входом второго триггера, выход которого 15соединен с первым входом элемента ЛИ-НЕ, прямым входом второго элемента И и первым инверсным входом первого элемента И, второй инверсныйход которого соединен с выходом трегьего триггера, инверсным входомвторого элемента И, вторым входомЭлемента ИЛИ-НЕ, первым входом третьего элемента И и пятым выходом блока управления, второй вход которого 25соединен с прямым входом четвертогоэлемента И и третьим инверсным входом первого элемента И, четвертыйвход блока управления соединен с иннерсшю входом элемента ИЛИ, прямой .вход которого соединен с седьмым входом блока управления, пятый вход которого соединен с информационным входом четвертого триггера, выход которого соединен с вторым входом третьего элемента И, выход которого соединен с третьим выходом блока управления, четвертый выход которого соединен с выходом второго элемента И, седьмой вход блока управления соединен с информационным входом пятого триггера, выход которого соединен с третьим входом элемента ИЛИНЕ, выход и четвертый вход которого соединены соответственно с шестым выходом блока управления и выходом шестого триггера, информационный вход которого соединен с выходом четвертого элемента И, инверсный вход которого подключен к выходу шес того триггера, выходы триггеров с третьего по шестой соединены с первым выходом блока управления, шестой вход которого соединен с входами синхронизации с второго по шестой триггеров,