Многоканальное устройство для ввода аналоговой информации

)4 СО ОПИСАНИЕ ИЭОБРЕТЕНИ ф 27.А. Р оворе СССР985.СР тельство Р 3/05,ельство С Р 3/05, 9 МНОГОКАНАЛЬНОЕ УСТРОЙСТ АНАЛОГОВОЙ ИНФОРМАЦИИ зобретение относится к й и вычислительной тех быть использовано при,тельн может с чик 8, блок содержит пе тий 12, чет геры, счетч элемент И-Н 19 элементы циями 21-30 9 упра вый 1( вления, которь второй 11, т 13 и пятый, 14 эадатчик 16 ко ервый 18 и вто мент НЕ 20, по чены входы-выхИзобретение отноо-измерительной иехнике и может быт ится к контрольычислительной е ертыи тригдов,рой использов изводитель отки анало п построении высокоп 7 истем сбора и обраанных.Цель изобретения овых зиобо повышение досверности вводим роиства,Устройство работает с тинформаци о разо вых ию в рупп х ек н вают п ующих инфо ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМЪ( СВИДЕТЕЛЬСТВ(56) Авторское свидеУ 1287141, кл, С 06Авторское свидетВ 1273911, кл. С 06 роиства.На фиг. 1 представлена функциональная схема устройства; на фиг,2временные диаграммы работы устройства; на фиг, 3 - функциональная схемаинтегратора; на фиг. 4 - временнаядиаграмма работы счетчика,Устройство содержит мультиплексоры 1.11.М, интеграторы 2.1-2.М,источник 3 опорного напряжения, регистр 4, блок 5 памяти, задатчик 6кодов, генератор 7 импульсов, счетнии высокопроизводительных системсбора и обработки аналоговых данных,Цель изобретения - повышение достоверности вводимой информации, Устройство содержит блок управления, блокпамяти, интеграторы, мультиплексоры,регистр, счетчик, генератор импульсов, источник опорного напряжения,Цель изобретения достигается эа счетреализации способа двойного интегрирования, заключающегося в последовательном интегрировании входного иэталонного сигналов, Кроме того, возможно тестирование входных каскадовустройства в процессе работы, 1 з,п, .ф-лы, 4 ил,соьокупность входных аналогоналов, подлежащих преобразова- ифровую форму, разбивается на и поступает на информационные стройства 22.122,И. Мультиы .11,11, управляемые поадреса от блока 9, обеспечидключение каналов, соответстпоступающему на них адресу, мационным входам интеграторов2,2.И. Структурная схема интеграторов 2,12,И может иметь вид, при-.веденный на фиг.З, Источник 3 опорного напряжения служит для иформиро 5вания эталонного напряжения, необходимого для работы интеграторов 2,12,И. Для управления интеграторами из блока 9 по шине 30 управленияпоступают три сигнала: "Сброс" 1 для 10обнуления интеграторов (управляетключом К на фиг.З), "Накопление" 2эталонной длительности - интегрирование входного неизвестного сигнала(управляет ключом К 2 на фиг.З) 15и "Списывание" 3 (интегрирование эталонного напряжения Пполярностипротивололожной полярности 0 ) (управляет ключом КЗ на фиг. 3), От момента начала сигнала "Списывание" 3 20и до момента, когда компаратор обнаружит переход напряжения с выходаинтегратора через 0, производитсяподсчет импульсов эталонной частоты,Зафиксированное количество импульсов 25будет представлять собой цифровойэквивалент входного преобразуемогосигнала,Исходное устройство находится всостоянии ожидания, при этом триггер 3013 находится в "0", обеспечивая темсамым находение в "0" триггера 12 исостояние загрузки счетчика 15 кодомначального адреса, поступающим с задатчика 16. Низкий уровень с прямоговыхода триггера 12 в свою очередьобеспечивает нахождение в "1" триггера 10, а счетчика 8 в режиме загрузки кодом, поступающим с задатчика,6,Загрузка счетчика 8 осуществляется 40каждым фронтом 0-1 сигнала тактовойчастоты, поступающего на вход синхронизации счетчика 8 с прямого выходагенератора 7, при наличии низкогоуровня на входе разрешения загрузки. 45Состояние остальных триггеров и регистров системы следующее: триггеры 1 и 12 в "0", регистра 4 в "0",регистры 5.15,Я в произвольномсостоянии,50Сигнал "Сброс" высокого уровня,формируемый триггером 10,ноддерживаетинтеграторы 2,12,Я в состоянии"Сброс", код начального адреса, находящийся на шине 28 адреса, обеспечивает подключение начального канала кинтеграторам 2,12,М,Установка устройства в исходноесостояние осуществляется сигналом Установка , подаваемым на вход 23.При поступлении на вход 24 сигна-, ла "11 уск" триггер .13 установится в "1" и разрешит тем самым работу устройства. Со счетчика 15 снимается режим загрузки, а с триггера 12 режим принудительной установки в 0.Первым же импульсом тактовой частоты от генератора 7 триггер 12 установится в "1" и снимет со счетчика 8 режим загрузки, при этом счетчик 8 перейдет в режим счета импульсов, начиная со значения М, определяемого задатчиком 6. Значение М может быть любым от 0 до 2 , где и - разрядность счетчика 8, и определяется исходя из требуемой длительности сигнала "Сброс" 1 шины 30 (Т), необходимой для обнуления интеграторов 2.12.0, согласно соотношению М=ь=2 -Т бр т11 ереключение старшего информационного разряда счетчика 8, поступающего на вход синхронизации триггера 10, вызовет переключение его в состояние "0", при этом снимается сигнал "Сброс" 1 шины 30 Одновременно сиг- нал высокого уровня с инверсного выхода триггера 10 выведет триггер 11 из состояния принудительной установки и "0" и поступит на первый вход элемента И 18, на втором входе элемента И 18 при этом присутствует. сигнал высокого уровня с инверсного выхода триггера 11, так как он находится в состоянии "0", На интеграторы 2,1 2 Л поступит сигнал высокого уровня "Накопление" 2 шины 30 с выхода элемента И 18, который переведет интеграторы 2.12.Я в режим накопле" ния (интегрирования входного сигнала, поступающего с информационных входов 22,122,Я через мультиплексоры 1.1..1.Я и имеющего адрес, значение . которого находится на шине 28 адреса). При достижении счетчиком 8 выходного кода 1111 на его выходе переноса появится высокий уровень, ко" торый поступит на второй вход элемен" та И-НЕ 17, однако его распростране" ние на этом прекратиться, так как на первом входе элемента И-НЕ 17 при этом присутствует низкий уровень с выхода триггера 11, Следующим импульсом тактовой частоты, поступающим с5 1495778 6 генератора 7, счетчик 8 переключится в состояние 0000 и снимет высокийуровень с выхода переноса, Одновременно с этим переключение старшего разряда счетчика 8 из в "0", инвертированное элементом НЕ 20, вызовет переключение .триггера 1 в состояние "1"Низкий уровень, снимаемый .с инвер-сного выхода триггера 11, поступит на второй вход элемента И 18 и тем самым запретит формирование сигнала "Накопление" 2 шины 30, а сигнал высокого уровня, снимаемый с прямого выхода триггера 11 (сигнал "Списывание" 3 шины 30), переведет интеграторы 2.1.2.М в режим списывания (интегрирование опорного напряжения, поступающего от источника 3 опорного напряжейия), Длительность сигнала "Накопление" 2 шины 30 Топределяется соотношением 51 О 20 Одновременно с этим сигнал высокого уровня поступит на первый вход элемента И-НЕ 17, счетный вход счетчика 15, что вызовет его переключение и изменение адреса на шине 28, и на синхронизирующий вход триггера 14, что вызовет его переключение в состояние "О" в том случае, если он был в "1", и на вход установки в "0" регистра 4Поступление высокого уровня на вход установки в "0" регистра 4 переведет его (регистр) иэ режима принудительного обнуления в режим отслеживания входной информа"ции, поступающей на информационные входы с выходов интеграторов 21 2.Н. С этого момента регистр 4, служащий для синхронизации сигналов с интеграторов 2.12.М с частотой генератора 7 с целью устранения гонок в регистрах 5,5,И, будет фиксировать поступающую на него информацию по приходу фронта 0"1 каждого им" пульса тактовой частоты, снимаемой с инверсного выхода генератора 7, Поскольку к этому времени на информационных входах регистра 4 уже присутствуют сигналы высокого уровня (особенность работы интеграторов в том, что производится интегрирование от достигнутого в предыдущем такте - накоплении - уровня до нуля, т,е. в момент начала списывания импульс с интегратора уже присутствует 30 35 40 45 50 и кончается в момент достижения интегратором "0"), то после первого жеимпульса с инверсного выхода генератора 7 на выходах регистра 4 появятся сигналы высокого уровня, которыепоступят на соответствующие входысинхронизации регистров 5.15.Н.Регистры 5,5.М с тремя состояниями являются так называемыми защелками", т.е, при поступлении на их вход синхронизации высокого уровня они начинают отслеживать изменения входной информации, поступающей на их информационные входы со счетчика 8. В момент достижения д-м интегратором (или нескольких интегратороводновременно) нуля на его выходе, появится низкий уровень, который эафиксируется в соответствующем (-м)разряде регистра 4, Низкий уровеньсигнала с х-го выхода регистра поступает на вход синхронизации регистра5.д, тем самым будет запрещено изменекие информации в регистре 5.1. Таким образом по мере поступления сигналов низкого уровня с интеграторов2,12,Н в регистрах 5,15,Ю будутзафиксированы значения кодов, соответствующие величинам преобразуемыхвходных сигналов,По достижении счетчиком 8 значениявыходного кода 11 11 на его выходе переноса снова сформируется высокий уровень, который поступит на вто"рой вход элемента И-НЕ 17, на первомвходе которого к этому времени ужеприсутствует. высокий уровень с прямо"го выхода триггера 11. Сигнал низкогоуровня с выхода элемента И-НЕ 7 ус-тановит в "1" триггер 14 и поступитна информационный вход триггера 12 ивход разрешения счета счетчика 8, запретив ему (счетчику) при этом счет,Следующим импульсом тактовой частотыс генератора 7 триггер 12 установится в 0", сигналом со своего прямоговыхода разрешит счетчику 8 режим загрузки кодом, поступающим с задатчика 6, и установит триггер 1 О в "1",что вызовет установку триггера 11 в0 , выставление сигнала "Сброс" 1в снятие сигнала Списывание" 3 ши-,.ны 30, Снятие сигнала "Списывание 3шины 30 вызовет в свою очередь установку в "0" тех разрядов регистра 4(вых.4 фиг.2), которые к этому времени по каким-либо причинам (например,неисправность интегратора или датчи 1495778ка) еще имели высокий уровень, блокировка счета счетчика 8 нужна для того, чтобы устранить гонки в регистрах 5.15,М для этого случая и за"5 фиксировать в отказавшем канале код (вых,5 к фиг.2) 1111, что в дальнейшем с помощью допускового контроля может быть идентифицировано как отказ. 10Следующим импульсом тактового гененератора 7 счетчик загрузится кодом М задатчика 6, триггер 12 установится в "1" и начнется новый цикл преобразования. 15Наличие высокого уровня на выходе 29, снимаемого с прямого выхода триг.гера 14, сигнализирует потребителю (ЭВМ) о том, что элементарный цикл ,преобразования закончен и в регист рах 5.15.Б подготовлена истинная информация, Съем данных с регистров 5.15,М осуществляется путем поочередной подачи импульсов низкого уровня на входы 25,125.М. При этом тот регистр 5,1, на вход разрешения выходя которого подан сигнал низкого уровня с входа.25.1,переведет свой выход в активное состояние и выставит свое содержимое на шину 27 30 данных,По окончании чтения всех регистров потребитель (ЭВМ )устанавливает триггер 14 в нулевое состояние путем подачи импульса низкого уровня с входа 26, Следует подчеркнуть, что чтение всех регистров должно быть осуществлено эа время, не превышаю щее (ТТи) с момента появленияс р -Иаквысокого уровня на выходе 29, в противном случае информация будет поте ряна, а триггер 14 будет установлен в "0" появлением сигнала "Списывание" на прямом выходе триггера 11, Информация о номере преббразованного канала поступает потребителю по шине 28 адреса, при этом истинный адрес канала равен адресу на шине 28 минус 1, так как к моменту появления сигнала готовности на выходе 29 уже произошел сдвиг адреса, Сдвиг адреса сразу по окончании режима накопления вызван тем, что входным схемам,(согласующие устройства) нужно определенное время на их точную установку, При таком способе коммутации адресаэто время равно Т с ки,+Т с, где, гТепко 2 /тПо достижении счетчиком 15 состояния 11 и по началу очередного импульса "Списывание" 3 с прямого выхода триггера 11 на выходе переносасчетчика 15 сформируется сигнал низкого уровня, который по окончании импульса "Списывание" снова примет высокий уровень, при этом фронтом 0-1 сигнала переноса счетчика адреса 15 триггер 13 установится в состояние "О" и система снова перейдет в состояние ожидания. Полный цикл преобразования закончен,Формула изобретения1, Многоканальное устройство для ввода аналоговой информации, содержащее блок управления, мультиплексоры, счетчик, блок памяти, выходы которого являются информационными выходамиустройства, первый и второй входы блока управления являются соответственно первым и вторым входами синхронизации устройСтва, выходы группы блока управления соединены с адресными входами мультиплексоров, о т - л и ч а ю щ е е с я тем что, с целью повышения достоверности вводимой информации, в устройство введены интеграторы, регистр, генератор,импульсов, задатчик кодов, источник опорно" го напряжения, информационные входымультиплексоров являются информационными. входами устройства, выходы мультиплексоров соединены с первыми информационными входами интеграторов, выход источника опорного напряжения соединен с вторыми информационнымивходами интеграторов, выходы которых соединены с информационными входами регистра, выходы которого соединеныс входами записи блока памяти, выходызадатчика кодов соединены с входамипараллельной записи счетчика, выходымладших разрядов которого соединеныс информационными входами блока памяти, выход старшего разряда счетчика соединен с четвертым входом блока управления, выход переполнения первого счетчика соединен с пятым входом блока управления, прямой выход генератора импульсов соединен со счетным входом счетчика и третьим входом блока управления, а инверсный выход - с входом записи регистра, четвертый, пятый и шестой выходы блока управления соединены с первым, вторым и тре" тьим входами управления интеграторов соответственно, вход сброса регистрасоединен с щестым выходом блока управления, входы управления блока памяти являются входами считывания устройства, выходы группы блока управления являются адресными выходами устройства, шестой вход .блока управления является третьим входом синхронизации устройства, третий выход блока управления является выходом синхрони- О зации устройства, первый и второй выходы блока управления соединены соответственно с входом разрешения работы и входом записи счетчика,152. Устройство по и, 1, о т л и - ч а ю щ е е с я тем, что блок управления содержит пять триггеров, счетчик, задатчик кодов, элемент И-НЕ, два элемента И, элемент НЕ, синхро вход первого триггера и вход элемента НЕ являются четвертым входом блока, первый вход элемента И-НЕ является пятым входом блока, входы сброса и установки четвертого триггера являются соответственно первым и вторым входами блока, выход четвертого триггера соединен с входом сброса третьего триггера и входом записи счетчика, информационные выходы которого явля- ЗО ются выходами группы блока, выход переполнения счетчика соединен с синхровходом четвертого триггера,входы параллельной эаниси счетчикасоединены с выходами эадатчика кодов,прямой выход первого триггера является четвертым выходом блока, инверсный выход первого триггера соединенс первым входом первого элемента Ии входом сброса второго триггера,прямой выход которого соединен с вторым входом элемента И-НЕ, счетнымвходом счетчика, синхровходом пятоготриггера и является шестым выходомблока, инверсный выход второго триггера соединен с вторым входом первогоэлемента И, выход которого являетсяпятым выходом блока, выход элементаНЕ соединен с синхровходом второготриггера, второй вход второго элемента И соединен с входом сброса четвертого триггера, первый вход второгоэлемента И является шестым входомблока, выход второго элемента И соединен с входом сброса пятого триггера, выход которого является третьимвыходом блока, выход элемента И-НЕсоединен с информационным входомтретьего триггера, входом установкипятого триггера и является первым выходом блака, синхровход третьеготриггера является третьим входом блока, выход третьего триггера соединенс входом установки первого триггераи является вторым выходом блока,== ЗОВ За 8 ерщеяв цм ае еаЮюмие м ммю ОмиАигисТа Т ) ,то Король гренкова рре 4267/ Тираж 668.твенного комитета по изобретен 11 л 035, Москва, Ж, РаушскаПодписное КНТ СССР суд изводствеино- издательский комбинат "Патент", г. Ужгор Гагарина, 10 бдЬд ЪЪ Вмю Фр Вцю 7 В Ю иа бная И ф 1 Ью1 ВакаВНИИПИ ставитель А хред А.Крав