Устройство для разделения двух последовательностей импульсов

(7 1) Омский политехнический институт (72) А,В.Бубнов, В.Н.Зажирко, А,Г,Ыахиович и А.И.Сутормип (53) 62 1,374(088.8)(56) Авторское свидетельство СССР У 1185353, кл. Н 03 К 5/153, 1983.Авторское свидетельство СССР У 292229, кл. й 03 К 5/22, 1971. (54) УСТРОЙСТВО ДЛЯ РАЗДЕЛЕНИЯ ДВУХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ П 11 ПУЛЬСОВ (57) Изобретение относится к импульс ной технике и может быть использовано в системах автоматического управления, например в блоках управления электроприводом. Цепь изобретения повыыеиие быстродействия устройства за счет уменьшения задержки появлезадержива приыедшег оиец, при одимпульсов при раньше. Ьа появлении ся импуль ходную ыии новремениом ритет отдае иа первую в пришедшему7. 3 ил.,абп. С:М ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИ К АВТОРСКОМУ ния импульсов па выходных ыинах. Для достижения цепи в устройство, содержашее формирователи 1,2 импульсов, введены деыпфратор 3, элементы ИПИ 4, 5,6. Введенные элементы образуют цифровой автомат, обеспечиваюций выполнение требуемых функций. При появлении импульса на одной иэ входных ыин этот импульс беэ изменении с минимальной задержкой проходит иа вход соответствуюцего формирователя 1 ипи 2, иормируюшего его по длительности. При перекрытии входных импульсов тот иэ иих, который пришел позже,ется до окончания импульса,Изобретение относится к им 11 уггг,сной технике и может быть испопьзов- но В системах автоматического у 11 ранпения, например в блоках упранпенин5 электроприводом.Цепь изобретения - 11 овышение быстродействия устройства эа счет уменьшения эадерг 11 ки появления импульсон на выходных ыинах. 10Ба фиг. 1 11 риведена Функциональная схема устройства; на Фиг. 2 граф перехопон устройства; 1 га Фиг.З временные диаграммы работы устройства. 15Устройство содериит первый и второй формирователя 1 и 2 импульсов, дешифратор 3, имеющий нять входов и тридцать два выхода, первый, второй и третий элементы ИЛИ 4 - 6, Пер вую и вторую входные ыины 7 и 8, первую и вторую выходные ыииы 9 и 10. Первый и второй входы дешифратора 3 соединены с первой и второй входными ыинами 7 и 8, третий, четвертый и пя тый входы деыифратора 3 подключены соответственно к ныходам первого, второго и третьего элементов ИЛИ 4 - 6, С первого по девятый входы первого элемента ИЛИ 4 подключены к нторому, 30 четвертому, ыестому, восьмому, десятому, двадцать второму, двадцать четвертому, двадцать пятому и двадцать шестому выходам деыифратора 3, с пер- ВОГО ПО ВОСЬМОЙ ВХОДЫ ВторогО Э/гемен 35 та ИЛИ 5 подключены к третьему, седьмому, одиннадцатому, двенадцатому, двадцать первому, двадцать третьему, двадцать седьмому и двадцать восьмому выходам дещифратора 3, с первого по 40 седьмой входы третьего элемента ИЛИ 6 подключены к четвертому, восьмому, двенадцатому, двадцать второму, двадцать четвертому, двадцать седьмому и двадцать восьмому выходам деыифрато ра 3. Входы первого и второго формирователей 1 и 2 подключены соответственно к выходам первого и второго эле ментов ИЛИ 4 и 5, а выходы формирователей 1 и 2 соединены с выходными шинами 9 и 10 соответственно.Формирователи 1 и 2 обеспечивают формирование импульсов заданной длительности 7, что позволяет исключить налогкение Фронтов разделенных импульсов с выходов элементов 1 БИ 4,5 и обеспечить падегкную работу последующих логических устройств (например, счетчика импульсов) .Деыифратор 3 спугкит цпя 11 реобраэовапия пятиразряпного нхопного кода в тридцатидвухраэрядный выходной код, при этом после подачи кода на Вход деыифратора 3, высокий уровень сигнала устанавливается только на одном иэ его Выходов, номер которого определяется н соответствии с нырагкением И+1, где Я - число, полученное в результате перевода входного двоичного кода в десятичную систему. Дешифратор 3 иоиет быть ныполнен на двух микросхемах К 155 ИДЗ с инверторами на выходах.Элементы ИЛИ 4 - 6 обеспечивают формирование высокого уровня выходного сигнала при появлении высокого уровня на одном иэ входов.Деыифратор 3 и элементы ИЛИ 4 - 6 могут быть выполнены в виде постоянного эапоггинающего блока (например, микросхема К 155 РЕЗ), в котором дешифратор 3 выполняет роль деыифратора адреса, а элементы ИЛИ 4 - 6 отрагкают логические функции запрограммированной диодпой матрицы н соответствии с таблицей истинности. Входной Выходы постоянного запоминающего блока код дешифратораадреса Элемент Элемент ЭлементИЛИ 6 ИЛИ 5 ИЛИ 4 00000 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011 10100 10101 10110 10111 О 0 0 1 0 0 0 1 0 0 0 1 0 0 О 0 0 0 0 0 0 1 0 1 О 0 1 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 1 О 1 0 1 0 1 0 1 О 0 0 0 0 0 0 0 0 0 0 1 0 15 1492459 6Продолжение таблицы да 001. Так как все разряды этого кода совпадают с тремя старшими разрядами кода на входе дешифратора 3, процесс смены состояний прекращается. Появление сигнала логической единицы на выходе первого элемента ИЛИ 4 обуславливает запуск формирователя 1 и формирование выходного импульса ца шине 9 длительностью . При появлении на первом входе деыифратора 3 сигнала логического нуля на входе дешифратора 3 формируется код 00100 и соответствующий ему высокий уровень сигнала на пятом выходе дешифратора 3. При этом ца выходе постоянного запоминающего блока появляется код 000 (в соответствии с таблицей), формируюший входной код дешифратора 3 00000, т.е. устройство возвращается в исходное состояние 000.Если после перехода устройства в состояние 001 сигнал логической единицы появляется и ца второй выходной шине 8, то на входах дешифратора 3 устанавливается код 00 111, появляется высокий уровень сигнала на восьмом выходе дешифратара 3 и на выходах появляется кад 101. Следовательно, на входе деыифратара 3 формируется кад 10111 и появляется соответствующий ему кад 101 на выходах постояннога запоминающего блока. Так как раэВходнойкод дешифра"тораадреса ходы постоянного запоминающего блока5 цемент Элемент ЭлементШИ 6 ИПИ 5 11 ЛИ 4 11000 11001 11010 11011 11100 11101 11110 11111 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 15 В результате формируется асинхронный потенциальный автомат с графом переходов, приведенном ца фиг. 2.В узлах графа указан выходной код постоянного запоминающего блока. Два мпадших разряда кода представляют значение кода на выходах. Ветви и нетли графа обозначены состояниями входов устройства: первый вход деыифратора 3 символом Б , а второй вход П,Устройство работает следующим образом. 30Две последовательности импульсов поступают ца первый и второй входы дешифратора 3 (фиг. За,б), В исходном состоянии на этих входах установлены уровни логического нуля, ца выходах элементов ИЛИ 4 - 6 также уста 35 новлены уровни логического нуля. Таким образом, на входах дешифратора 3 установится код 00000, чта соответствует появлению уровня логической единицы на ега первом выходе. На выходах элементов ИЛИ 4 - 6 сохраняются уровни логического нуля (код 000), так как первый выход деыифратара 3 це подключен к входам элементов ИЛИ 4 - 6. При поступлении на первый вход дешифратора 3 сигнала логической единицы на его входах формируется кад 00001 и появляется уровень логической единицы на втором выходе дешифратора 3, опре 50 деляющий выходной кад постоянногозапоминающего блока 001, Логические уровни, соответствукнцие этому коду, устанавливаются ца пятом, четвертом и третьем входах дешифратара 3. В результате на входе деыифратора 3 уста"55 навливается код 00101, абуславливающий появление высокого уровня сигнала на его шестом выходе, и выходного коряды этого кода совпадают с тремястарыими разрядами входного кода дешифратора 3, та устройство остаетсяв состоянии 101. При этом состояниевыхода элемента ИЛИ 5 це изменилось,т.е. второй импульс ца выходе устройства отсутствует, При появлении напервой входной ыине 7 сигнала логического нуля код на входе де.ифратора 3становится равным 10110, и ца выходахэлементов ИЛИ 6,5,4 появляется код010. Сигнал логической единицы во втором разряде запускает формирователь 2.На входе деыифратара 3 формируетсякод 01010, и на выходах элементов ИЛИ6,5,4 появляется код 010, который сохраняется да момента появления сигнала логического нуля на второй входной шине 8. После окончания второгоимпульса выходной код элементов ИЛИ6,5,4 переходит в исходное состояние 000. В случае, когда сигнал логического нуля первоначально появляется не на первой, а на второй входнойшине 8, на входах дешифратора 3 устанавливается код 10101 и соответст 1492459вующий ему код 101 на выходах элементов БН 1 6,5,4, После появления сигнала логического нуля на первой входной нине 7 на входах дешифратора 3устанавливается код 10100, а на выхо 5дах элементов ИЛИ 6,5,4 - код 010,при этом запускается формирователь 2.На входе дешифратора 3 устанавливается код 01000, а после появления навыходах элементов ИЛИ 6,5,4 кода 000устанавливается код 00000, соответствующий исходному состоянию.В случае одновременного поступления импульсов на входные шины 7 и 8 15на входах дешифратора 3 устанавливается код 00011 и соответствующий емукод 101 на выходах элементов ИЛИ 6,5,4, т.е. на выходе первого элементаИЛИ 4 появляется сигнал логическойединицы, запускающий формирователь 1.На входе дешифратора 3 устанавливается код 10111, и на выходах элементов ИЛИ 6,5,4 сохраняется код 10 1.При этом формируется импульс на выхо де первого Формирователя 1. Последующий переход устройства в исходноесостояние происходит в соответствиис приведенным описанием,Аналогично устройство работает припоступлении импульса первоначальнона вторую входную шину 8. При этомна выходах элементов ИЛИ 6,5,4 последовательно появляются состояния 000,010, 000 (при несовпадающих импульсах) или 010, 110, 001, 000 (присовпадающих импульсах),Алгоритм работы устройства мокетбыть отраден в виде графа переходовустройства (фиг. 2).Первоначально элементы ИЛИ 6,5,4находятся в состоянии с кодом 000.При поступлении несовпадающих во времени импульсов на входные шины 7 и 8устройство переходит в состояние скодами 010 или 001, затем возвращается в исходное состояние 000. В результате на выходах устройства появляютсяимпульсы, передние фронты которых совпадают во времени с передними фронтами соответствующих входных импульсов. 50. В состояния с кодами 110 и 101 элементы ИЛИ 6,5,4 переходят только приналоаении во времени входных импульсов. Переход иэ укаэанных состоянийвоэмааен только при появлении состояния логического нуля на том входе,где состояние логической единицы появилось раньше. В результате, несмот" ря на появление на входной шине сигнала логической единицы, соответствующий выход находится в состояниипргического нуля до тех пор, пока надругой входной шине не появится сигнал логического нуля (то есть покане окончится действие первого по времени появления импульса). Для устранения неопределенности в работе устройства при одновременном появлениина первом и втором входах сигналовлогической единицы в граф переходоввведена ветвь, соединяющая узлы графа переходов, соответствующие состояниям с кодами 000 и 101, Благодаря этому одновременное появлениеимпульсов на входах устройства становится равнозначным последовательному появлению импульсов сначала напервом входе устройства, а затем(с задержкой, меньшей длительностипервого импульса) на втором входе.Работа устройства поясняется временными диаграммами (фиг. 3) . На интервале С ,С, на первый вход дешифратора 3 поступает импульс. По переднему фронту на выходах элементовИЛИ 6,5,4 образуется состояние 001.По заднему фронту импульса восстанавливается состояние 000. В результатена выходе элемента ИЛИ 4 формируетсяимпульс, по длительности равный входному, который запускает формирователь 1 (фигЭа,в,д),На интервале Спервый импульспоступает на первый вход деыифратора Э, а второй импульс через времяОскс где О , - длительность первого импульса, поступает на второйвход. По переднему фронту первогоимпульса образуется состояние 001,а по переднему фронту второгоимпульса - состояние 101. По заднемуфронту первого импульса образуетсясостояние 010 и по заднему фронтувторого импульса - состояние 000, Таким образом на выходе элемента ИЛИ 4формируется импульс длительностью7 , а на выходе элемента ИЛИ 5 - импульс длительностью7 + гденя и ф9- длительность импульса на втором входе дешифратора 3. Переднийфронт этого импульса совпадает с задним фронтом импульса, поступившегона первый вход дешифратора 3(фиг. 3 а-е),На интервале С, 1 первый импульспоступает на первйй вход дешифрато 1492459ра 3, а второй импульс переходов через время 0 с С с , на второй вход.По переднему фронту второго импульса образуется состояние 101, так же как и в предыдущем случае. По заднему5 фронту первого импульса образуется состояние 010, так как на первом и втором входах деыифратора 3 установились сигналы логического нуля, он не может оставаться в этом состоянии и переходит в состояние 000. Таким образом на выходе второго элемента КПИ 5 формируется импульс, длительность которого определяется быстродействием деыифратора 3 и элементов ИЛИ 4 - 6.Быстродействие устройства определяется временем задержки распространения сигнала в деыифраторе 3 и эпего ментах ИЛИ 4 - 6, в то время как в известном устройстве быстродействие определяется длительностью задержки элемента задержки, которая должна быть на порядок больше времени распространения сигнала в логических элементах,Формула из обре те нияУстройство для разделения двух последовательностей импульсов, содержа 30 щее первый и второй формирователи импульсов, выходы которых соединены с первой и второй выходными ыинами соответственно, о т и и ч а ю щ е ес я тем, что, с цепью повышения быстроггействия, в него введены дешифратор,имеющий с первого по тридцать второйвыходы, первый, второй и третий элементы ИЛИ, причем первый и второйвходы дешифратора соединены с первойи второй входными шинами соответственно, третий, четверый и пятый входы деыифратора подключены к выходампервого, второго и третьего элементов ИЛИ соответственно, с первогопо девятый входы первого элемента 1 ШИподключены к второму, четвертому,шестому, восьмому, десятому, двадцатьвторому, двадцать четвертому, двадцать пятому и двадцать шестому выходам деыифратора соответственно, с первого по восьмой входы второго элемента 1 НИ подключены к третьему, седьмому, одиннадцатому, двенадцатому,двадцать первому, двадцать третьему,двадцать седьмому и двадцать восьмомувыходам деыифратора соответственно,с первого по седьмой входы третьегоэлемента ИЛИ подключены к четвертому,восьмому, двенадцатому, двадцать второму, двадцать четвертому, двадцатьседьмому и двадцать восьмому выходамдешифратора соответственно, входы перного и второго формирователей импульсов подключены к выходам первого ивторого элементов ИЛИ соответственно.игЗ Составитель А.СмирновПатрушева ,Техред А.Кравчук Корректор М.Максимиыи Редакто Заказ 3893/56 Тиразк 884 ПодВНИИПИ Государственного комитета по изобретениям 113035, Москва, 3-35, Раувская н сное открытиям при ГКНТ СС д. 4/5 Произ ственно-издательский койбинат "Патент", г. Ужгород, ул. Гагарина, 101