Гибридное интегрирующее устройство

(51)4 С 06 С 7 ПИСАНИ БР ТЕН ом во ра ло ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Московский авиационный институт им. Серго Орджоникидзе(56) Авторское свидетельство СССР У 868784, кл. С 06 С 7/186, 1980.Авторское свидетельство СССР У 1168972, кл. С 06 С 7/186, 1984. (54) (57) ГИБРИДНОЕ ИНТЕГРИРУНИЦЕЕ УСТРОЙСТВО,содержащее первыйи второйинтеграторы, выходы которых подключены к первым входам первого и второго компараторов соответственно, соединенных вторыми входами с шиной нулевого потенциала, переключатель, вход которого через масштабный резистор подключен к входу гибридного интегрирующего устройства, а первый и второй выходы соединены с входами первого и второго интеграторов соответственно, связанными с первым, и вторым выходами генератора эталонных токов, счетчик, вход которого является входом тактовых импульсов гибридного интегрирующего устройства и соединен с первыми входами первого и второго элементов И, выходы которых являются информационными выходами устройства, выход старшего разряда счетчика подключен к управляющему .входу переключателя, переключающему входу генератора эталонных токов и через первый элемент НЕ к управляющему входу первого мультиплексора, первый и второй информационные входы которого соединеныс выходами первого и второго компараторов соответственно, а выход подключен к первому информационномувходу второго мультиплексора и черезвторой элемент НЕ к второму информационному входу второго мультиплексора, управляющий вход которого объединен с вторым входом первого элемента И и с входом третьего элемента НЕвыход третьего элемента НЕ подключенк второму входу второго элемента И,третий мультиплексор и триггер, о тл и ч а ю щ е е с я тем, что, с целью повышения точности интегрированияи сокращения аппаратурных затрат, вустройство введен формирователь временных интервалов, вход которого подключен к выходу второго мультиплексора, а выход соединен с третьимвходом первого и третьим входом второго элементов И, выход старшего разряда счетчика подключен к управляющему входу третьего мультиплексора,первый и второй информационные входыкоторого подключены к выходам первого и второго компараторов, а выходсоединен с информационным входомтриггера, синхровход которого подключен к выходу переноса счетчика, авыход соединен с управляющим входвторого мультиплексора, выход пер гомультиплексора подключен к входу упвления полярностью генератора этанных токов, 1418768Изобретение относится к гибридной вычислительной технике и может быть использовано в аналого-цифровых вычислительных системах и устройствах автоматики для длительного интегрирования аналогового сигнала.Целью изобретения является повышение точности интегрирования и сокращение аппаратурных затрат. 10На фиг 1 показана функциональная схема предлагаемого устройства; на фиг, 2 - эпюры напряжений, которые поясняют принцип действия устройства; на фиг, 3 - функциональная схема генератора эталонных токов; на фиг. 4 - формирователь временных интервалов.Гибридное интегрирующее устройство (фиг. 1) содержит первый 1 и вто рой 2 интеграторы, выход каждого из которых подключен к первому входу соответственно первого 3 и второго 4 компараторов, переключатель 5, первый и второй выходы которого подклю ченык входам соответственно первого 1 и второго 2 интеграторов, масштабный резистор 6, первый вывод которого является информационным входом 7 устройства, генератор 8 эталонных то ков, первый и второй выходы которого соединены с входами соответственно первого 1 и второго 2 интеграторов, счетчик 9, третий, первый и второй мультиплексоры 10-12, элементы НЕ 13- 15, триггер 16, элементы И 17 и 18, формирователь 19 временных интервалов тактовый вход 20 устройства, причем выходы элементов И 17 и 18 являются информационными выходами 21 и 22 устройства.40Генератор 8 эталонных токов (фиг. 3),содержит переключатели 23 и 24, резисторы 25 и 26, усилитель 27 постоянного тока, транзисторы 28 и 29. 45Формирователь 19 временных интервалов (фиг, 4) содержит интегрирующую цепочку, выполненную на диоде 30, резисторе 31 и конденсаторе 32, и инвертор 33, 50Устройство работает следующим образом.В интеграторах 1 и 2 поочередно реализуется режим двойного интегрирования. Порядок интегрирования уста навливается с помощью логической переменной Ь, представляющей собой выход старшего (и-го) разряда счетчи ка 9. При Ь0 в первом интеграторе 1 реализуется первое интегрирование (промежутки времени С - С идиаграмма с 1, фиг. 2), а во втором интеграторе 2 - второе интегрирование (промежутки времени1 и- , диаграмма Г, фиг. 1). Источник интегрируемого напряжения при этом через масштабный резистор 6 и переключатель 5 подключен к входу первого интегратора 1. Первый выход генератора 8 эталонных токов обесточен, а второй активизирован - в нем протекает эталонный ток того или иного направления (в зависимости от знака напряжения на выходе второго 2 интегратора), который производит уменьшение напряжения (по абсолютной величине) до нуля на выходе второго интегратора 2. Величина О, которая представляет собой интеграл входного напряжения за время первого интегрирования, преобразуется при этом в импульс длительностью е -. Этот . временной интервал заполняется тактовыми импульсами, число которых пропорционально интегралу входного воздействия за время первого интегрирования. Эти импульсы появляются на выходе 22 отрицательного прира- щения, поскольку ОО, что является признаком отрицательного интегрируемого напряжения. Если У(О, то выходные импульсы появляются на выходе 21 положительного приращения (промежуток времени- , диаграмма Й, фиг. 2), При Ь = 1 в первом интеграторе 1 реализуется второе интегрирование (промежутки времени . - з и- г., диаграмма Й, фиг. 2), а во втором интеграторе 2 - первое интегрирование (промежутки времени С 2 - й и С- 1, диаграммафиг. 2). Источник интегрируемого напряжения при этом через масштабный резистор 6 и переключатель 5 подключен к входу второго интегратора 2, второй выход генератора 8 эталонных токов обесточен. Первый выход генератора эталонных токов активизирован. Процесс второго интегрирования идентичен описанному выше, аналогичному процессу во втором интеграторе, поэтому в промежутке временипоявляются импульсы отрицательного приращения интеграла входного напряжения, а в промежутке времени418768 5 10 о 15 20 25 30 35 40 45 50 55 3 1 импульсы положительного приращения интеграла входного напряжения. Анализ принципа действия устройства показывает, что первый 1 и второй 2 интеграторы попеременно интегрируют входное воздействие, что способствует непрерывному интегрированию входного сигнала, и преобразуют приращения интеграла входного напряжения в последовательности импульсов, числ и знак которых (номер выхода) соответствуют величине приращения интеграла и знаку этого приращения. Для реализации описанного алгоритма работы устройства необходим управляемый генератор 8 эталонных токов (фиг. 3) . При я = О переключатель 23 находится в верхнем положении, и на выходе генератора 8 эталонных токов Формируется эталонный ток положитель ной полярности (фиг. 3, это направление показано стрелкой), При я = 1 переключатель 23 находится в нижнем положении и на выходе генератора фор мируется эталонный ток отрицательной полярности. Ответвление эталонного тока к соответствующему интегратору осуществляется переключателем 24, причем при Ь = О генератор 8 эталонных токов своим выходом подключен к второму интегратору 2, первый выход генератора разомкнут, а при Ь = 1 генератор 8 эталонных токов активизированным выходом подключен к первому интегратору 1, второй выход генератора разомкнут. Это позволяет при ЬО направить эталонный ток соответствующего знака в первый ин" тегратор 1, При этом до момента(диаграмма 1, фиг. 2),происходит уменьшение (по абсолютной , величине) до нулевого потенциала выходного напряжения второго интегратора 2. После режима второго интегрирования второй интегратор 2 переводится в режим стабилизации исходной точки входного потенциала, который заключается в принудительном удержании ее около уровня нулевого потенциала. Этот режим реализован подачей на вход интегратора эталонного тока, противоположного по знаку выходного напряжения данного интегратора. При этом на выходе второго интегратора 2 наблюдается переменное напряжение (с постоянной составляющей вблизи уровня нулевого потенциала), амплитуда и частота которого зависят от постоянной времени интегрирования данного интегратора, чувствительности компаратора и времени задержки распространения сигнала в схеме управления переключением направления эталонного тока. В это время в первом интеграторе 1 осуществляется первое интегрирование входного напряжения.При Ь = 1 во втором интеграторе 2 прекращается режим стабилизациии он переходит к первому интегрированию входного напряжения (входвторого интегратора 2 отключаетсяпереключателем 24 от генератора 8эталонных токов и подключаются кинформационному входу устройствапереключателем 5). Первый интегратор 1 сначала находится в режиме вто.рого интегрирования (моменты 1е , с - , диаграмма с 1, фиг. 2),а в момент времени 1, Тз производится в режим стабилизации исходнойточки входного потенциапа,Счетчик 9, мультиплексоры 10-12,элементы НЕ 13-15, триггер 16, элементы И 17 и 18, формирователь 19временных интервалов предназначеныдля Формирования трех режимов работыинтеграторов: первого и второго интегрирования и режима стабилизацииисходной точки и временного интервала, заполняемого синхроимпульсами, число и номер выхода которыхопределяют знак и интеграл входногонапряжения. Работа компараторов 3 и 4 может быть описана следующим уравнением: 0, если У ) О;. если Б ( ОВременные диаграммы первого 3 и второго 4 компаратора (и и я соответственно, Фиг. 3) поясняют принцип их работы.Мультиплексор 10 и тригггер 16 предназначены для Фиксации знака интегрируемого напряжения.При Ь =О происходит первое интегрирование в первом интеграторе 1. Первый компаратор 3 выделяет знаковую часть выходного сигнала, которая через мультиплексор 10 транслируется на информационный вход триггера16.Принцип работы мультиплексоровзаключается в следующем: в случае,1418768 5когда на управляющем входе Х = О,на выход мультиплексора подключаетсясигнал, поданный на первый информационный вход, когда Х = 1, на выходесигнал, поданный на второй информационный вход. Напряжение, соответствующее знаку входного и интегрирующего напряжения, фиксируется в триггере 16 синхроимпульсом, поступающимс выхода переноса счетчика 9 в концекаждого цикла первого интегрированияПри Ь = 1 фиксируется знак интегрируемого во,втором интеграторе 2, Выходной сигнал триггера 16 определяетномер выхода, на котором появляютсятактовые импульсы. При отрицательноминтегрируемом входном напряжении(ш = 0) разрешается прохождение тактовых импульсов на второй выход 22устройства, а при положительном (ш =1) - на первый выход 21.Мультиплексоры 11 и 12, элементыНЕ 14 и 15, формирователь 19 временных интервалов предназначены дляформирования временного интервала,длительность которого пропорциональна интегралу входного напряжения.Мультиплексор 11 транслирует на свойвыход сигналы, соответствующие режиму второго интегрирования ( длительность которого соответствует интегралу входного напряжения) и режимустабилизации исходной точки поочередно первого 1 и второго 2 интеграторов,Элемент НЕ 14 и мультиплексор 12формируют сигнал, в котором временной интервал, соответствующий второму интегрированию в интеграторах,всегда принимает значение и = О (моменты о 11 э с 1 сэ сйтп, диаграмма п, фиг. 2). Когда интегрируется отрицательноевходное напряжение, такой сигналформируется естественным образом ипередается на выход третьего мультиплексора 12. В случае положительногоинтегрируемого напряжения сигнал яинвертируется и через второй информационный вход третьего мультиплексора12 транслируется на выход. Управляющий сигнал, учитывающий знак интегрируемого напряжения, снимается с .выхода триггера 16.Формирователь 19 временных интервалов предназначен для формирования 6временных "ворот", т.е, единичныхсигналов разрешения, пропорциональныхинтегралу от входного сигнала. Входной сигнал и (диаграмма п, фиг,2)состоит иэ информационного сигналанулевого потенциала и помехового сигнала, Интегрирующая цепочка формирователя 19 из высокочастотного помехового сигнала формирует единичныйсигнал, На выходе инвертора 33 (элемент НЕ) получают сигнал, в котороминформационная часть имеет потенциаллогической "1", а помеховая - логического "0". Таким образом, сформирован информационный сигнал, которыйпоступает на элементы И 17 и 18 иопределяет интервал, в течение которого на выход устройства поступаюттактовые импульсы С учетом знакаинтегрируемого напряжения.Режим стабилизации исходной точкизаключается в быстром изменении интегрируемого напряжения, при этомвыходное напряжение интеграторов колеблется около порога срабатываниякомпаратора, равного нулевому потенциалу. Окончание второго интегрирования сопровождается пересечениемвыходного напряжения интеграторов2 и 3 через уровень нулевого потенциала. На эту ситуацию компараторы3 и 4 реагируют изменением своеговыходного сигнала. Данное изменениесигнала через мультиплексор 11 постуЗ 5 пает на управляющий вход переключателя 23 и меняет полярность эталонногонапряжения, которое подается на входтого интегратора, в котором завершено второе интегрирование. В связис изменением полярности входногосигнала выходное напряжение данногоинтегратора вновь начнет уменьшаться (по абсолютной величине) к нулевому потенциалу и вновь пересечет 45 порог срабатывания компаратора, чтовызовет повторное переключение полярности эталонного напряжения.Преимущество предлагаемого устрой-,ства по сравнению с известным заключа Оется в повьппении точностныххарактерис- .тик интегрирования, полученных за счетустранения температурного и монтажного дрейфа исходного уровня первого интегрирования и сокращения ап паратурных затрат, связанных с изменением режимов работы ряда элементов1418768 г.Р Ф Составитель С.Техред А.Крав а Корректор Н.Корол ктор Н. Гуль Тираж 704 ВНИИПИ Государственного по делам изобретений 3035, Москва, Ж, РаушЗаказ 4157/4 эдписно митета ССС открытии ая наб д