Канал обмена

СОЮЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУ БЛИН 045(59 4 С 06 Р 13 12 ГОСУДАРСТВЕННЫИ КОМИТЕТ 6 ССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОБРЕТЕНИЯ ПИ НИЕМУ СВИДЕ ТЕЛЬСТВ АВТОРторс 907,вычис ть испольй ЭВМ и й, 3 ил,4150926/24-2424,11,8615.07.88. Бюл.Воронежский потутС.Л.ПодвальныйО.Я.Кравец681.325(088,8)Авторское свид654, кл. С 06кое свидеткл, С 06(54) КАНАЛ ОБМЕНА(57) Изобретение относится тельной технике и может бь зовано при построении сете мультипроцессорных систем обработкиинформацииЦелью изобретения является повышение пропускной способности канала за счет исключения циркуляции не удаленных из магистрали сообщений. Поставленная цель достигается путем введения в устройство буферного запоминающего устройства (БЗУ) и одногоэлемента И-НЕ. Введение БЗУ исключаетциркуляцию не принятых из-эа занятости канала сообщений, что, в свою очередь, исключает возможность нарушенияпоследовательности принимаемых сооб-.щений. Введение элемента И-НЕ позволяет исключить циркуляцию принятых,но не удаленных из магистрали сооб 1410045Изобретение относится к вычислительной технике и может быть использовано при построении сетей ЭВМ имультипроцессорных систем обработкиинформации,Целью изобретения является повышение пропускной способности каналаза счет исключения циркуляции неудаленных из магистрали сообщений.На Фиг, 1 приведена функциональная схема канала обмена; на фиг. 2 "то же, блока коммутации; на фиг, 3пример реализации буферного запоминающего устройства. 5Канал обмена содержит первый 1,второй 2 и третий 3 коммутаторы,регистр 4 состояния, второй передающий регистр 5, буферный регистр 6,первый передающий регистр 7, блок 8 20коммутацин, буферное запоминающееустройство 9 (БЗУ), приемный регистр10, схему 11 сравнения, регистр 12 адреса, генератор 13 тактовых импуль"сов, к каналу подключен модуль 14 25вычислительной системы.Блок 8 коммутации содержит элемен ты И 1517, элементы И-НЕ,1.820,элемент ИЛИ-НЕ 21, элемент ИЛИ 22,Буферное запоминающее устройство 9 30содержит элемент И 23, первый счетчик24, первый дешифратор 25, второй счетчик 26, второй дешифратор 27, запоминающие элементы 28,Канал работает следующим образом.В состав вычислительной системы,входят М каналов обмена, связанныхмежду собой по магистрали последовательно.Формат соотщения, передаваемого 40между каналами обмена, содержитследующие поля: адрес получателя;адрес отправителя; данные.В исходном состоянии все триггерырегистров 4 состояния находятся всостоянии "Свободен", По пуску устройства генератор 13 тактовых импуль"сов начинает вырабатывать тактовыеимпульсы, под управлением которыхмежду каналами обмена начинает циркулировать последовательность информационных сообщений.По каждому тактовому импульсу сообщение с выхода (К) -го канала обмена передается в один изприемников информации К-го канала обмена (в приемный регистр 10. К либо в БЗУ9.К), До поступления тактового импульса поле адреса получателя сообщения, сравнивается в схеме 11.К.сравнения с адресом модуля 14,К, хранящимся в регистре 12,К адреса, в результате чего на выходе схемы 11,Ксравнения появляется один из. сигналовСвои ф Чужой"Работу устройства рассмотрим напримере работы К-го канала обмена(К= 1-М). Каждый канал обмена можетработать в четырех режимах: "Запись","Чтение", "Передача", "Транзит".В режиме Запись" производитсяприем сообщения каналом от модуля 14,Прием выполняется в два этапа: первыйэтап заключается в приеме от модуля14. в буферный регистр 6.и передающийрегистр 5, второй " в подключениипередающего регистра 5 к выходу К-гоканала обмена через коммутатор 3.При необходимости передать сообщение модуль 14,выставляет его (адресполучателя, данные) на своем информационном выходе и посылает сигнал "Запрос на передачу" вблок 8, Если второй триггер регистра 4 состояния находится в состоянии "Свободен" и естьсигнал "Запрос на передачу", то блок8 вырабатывает сигнал, разрешающий.запись в буферный регистр 6 по передающему фронту тактового импульсасообщения из модуля 14 и адреса отправителя из регисура 12 адреса, апо заднему фронту тактового импульсаэто сообщение переписывается в передающий регистр 5 и вырабатываетсясигнал установки второго триггера1 регистра 4 в состояние "Занят". Сигнал, разрешающий запись в буферныйрегистр 6, посылается также в модуль14, сообщая последнему, что "Запрос"удовлетворен. Получив этот сигнал,модуль 14 снимает сигнал "Запрос напередачу" и соотщение со своего выхода,Второй этап режима "Запись" выполняется при условии нахождения первоготриггера регистра 4 в состоянии "Свободен" и второго триггера регистра 4 в состоянии "Занят", В этом случае блок 8вырабатывает сигнал, разрешающий про-.хождение информации через коммутатор .3, и снимает сигнал, устанавливающийвторой триггер регистра состояния всостояние "Занят". По переднему фронту тактового импульса второй триггеррегистра 4 переходит в состояние"Свободен",Возможно одновременное выполнениеобоих этапов, если первый триггер ре"3 1410 гистра 4 состояния находится в состоя;,. нии "Свободен, второй триггер регистра 4 в состоянии "Занят", т.е, в передающем регистре 5 находится предыдущее сообщение, и есть сигнал "Запрос на передачу . В этом случае блок 8 вырабатывает сигнал, разрешающий запись в буферный регистр 6, сигнал установки второго триггера регистра 4 в состояние "Занят" и сигнал, разрешающий прохождение сообщения из йередающего регистра 5 через коммутатор 3.В режиме "Чтение" производится прием сообщений, предназначенный для модуля 14, в буферное ЗУ (БЗУ) 9. Если схема 11 сравнения вырабатывает сигнал "Свой", то по переднему фронту тактового импульса счетчик 24 осуществляет подсчет поступающих в БЗУ 9 сообщений, в соответствии с числом которых на одном из выходов дешифратора 25 формируется потенциальный скачок.из нулевого уровня в единичный, осуществляющий занесение инфор мации с входа БЗУ 9 в выбранный запоминающий элемент 28, Запись поступающих сообщений осуществляется последовательно с 1-го по С-й запоминающие элементы 28, после. чего процесс записи повторяется.В исходном состоянии дешифратор 27 подключает информационный выход лишь первого запоминающего элемента к информационному входу модуля 14 вычислительной системы. Модуль 14 анали- зирует служебный бит в поле данных и при обнаружении уровня логической единицы производит прием сообщения из первого запоминающего элемента, информируя об этом БЗУ 9 сигналом "Принято". При поступлении сигнала "Принято" осуществляется сброс информации и отключение информационного, выхода первого запоминающего элемента, а затем подключение информацион 45 ного выхода второго запоминающего элемента к информационному входу модуля 14 вычислительной системы. Таким образом, Модуль 14 вычислительной системы производит последовательный выбор информации из соответствующих запоминающих элементов 28, начиная с первого по С-Й. Затем процесс чтения повторяется, .В режиме "Передача" осуществляется 55 передача сообщения с входа К-го канала обмена на его выход с записью сообщения в приемный регистр 10 и пере 045 4. дающий регистр 7 по тактовому импульсу. Два регистра необходимы для развязки записи предыдущего сообщения в один из регистров следующего канала и записи сообщения входа К-го канала обменаБлок 8 не вырабатывает сигнал уста" новки первого триггера регистра 4 в состояние "Занят" в следующих случаях: если схема 1.1 выработала сигнал "Свой"; если от модуля 14 поступает сигнал "Отключение"; если первый и второй триггеры регистра 4 находятся в состоянии "Свободен" т,е, выполняется режим "Транзит",Во всех остальных случаях блок 8 вырабатывает сигнал установки первого регистра 4 в состояние "Занят". Если первый триггер регистра 4 состояния находится в состоянии Занят", то это разрешает прохождение Информации через коммутатор 2 на выход К-го ка- . нала.В режиме "Транзит" осуществляется передача сообщения с входа К-го канала на его выход в обход приемногорегистра 10 и передающего регистра 7 через коммутатор 1, Если первый и второй триггеры регистра 4 состояния находятся в состоянии "Свободен", то блок 8 вырабатывает сигнал, разрешающий прохождение информации через коммутатор 1, однако если .при этом схема1 сравнения вырабатывает сигнал "Свой", то происходит закрытие комму" татора 1 и выполнение режима "Чтение".,Кроме того, имеется возможность постоянного отключения модуля 14 от системы за счет постоянного открытия коммутатора 1. Такое отключение происходит по сигналу От модуля 14, "Отключение", по которому первый триггер регистра 4 переходит в состо" яние Свободен", в зависимости от которого коммутатор 1 открыт для прохождения сообщений с входа К-го канала обмена на его выход, а коммутаторы 2 и 3 закрыты.Введение БЗУ в каждый канал обменаисключает циркуляцию не принятых ввиду занятости приемного регистра устройства сообщений, что, в свою очередь, исключает воэможность нарушения логической последовательности принимаемыхвычислителным модулем сообщений по сравнению с последовательностью ихгенерации источником. Введение эле-., мента И-НЕ 20 позволяет блокироватьтриггеров регистра состояния соединены соответственно с первым и вторым входами признака занятости блока коммутации, вход Свой которого соединен с выходов признака Свой схемы сравнения, выход признака Чужой которой соединен с входом "Чужой" блока коммутации, выход блокировки принятых сообщений которого соединен с входом управления первого коммутатора, выход "Запрос удовлетворен" блока кеммутации соединен с входом записи буферного регистра и с выходом "Запрос удовлетворен" канала, первый и второй управляющие входы блока коммутации являются соответственно входами "Отключение и Запрос на передачу" канала, выход буферного регистра соединен с информационным входом передающего регистра, второй информационный вход буферного регистра является вторым информационным входом канала, выходы коммутаторов с первого по третий соединены с первым информацинным выходом канала, причем блок коммутации содержит три элемента И, два элемента И-НЕ, элемент ИЛИ-ИЕ и элемент ИЛИ, первый вход которого соединен с выходом первого элемента И, первый вход которого соединен с первым входом признака занятости блока коммутации и с первым входом первого элемента И-НЕ, второй вход которого соединен с вторым входом признака занятости блока коммутации, с вторым входом первого элемента И и сГ первым входом второго элемента И-НЕ, второй вход которого соединен с первым входом признака незанятости блока коммутации и с первым входом второго элемента И, второй вход которого является вторым входом признака незанятости блока коммутации, выход втоторого элемента И соединен с первым входом элемента ИЛИ-НЕ, второй вход которого является первым управляющим входом блока коммутации, третий вход элемента ИЛИ-НЕ является входом "Свой" блока коммутации, второй в элемента ИЛИ соединен с вторым уп равляющим входом блока коммутации и с первым входом третьего элемента И, выход которого является выходом "Запрос удовлетворен" блока коммутации, второй вход третьего элемента И соединен с выходом первого элементаИ-НЕ, выходы второго элемента И-НЕ, элемента ИЛИ-НЕ и элемента ИЛИ явля.ход 5 1410045 .коммутатор 1 в режиме "Чтение", Й 11Транзит , что исключает возможность .циркуляции принятых устройством со 1 бщений но не удаленных из магист- У5 фали, вследствие чего отпадает необходимость в узле запрета записи и в магистральном сигнале "Запрет запии , Выбираемая емкость БЗУ исходя6 из соотношения производительности ычислительного модуля, магистрали и жидаемой интенсивности информационн огопотока к данному модулю, можно начительно повысить производитель- ость системы, а также объединять 15вычислительную систему вычислительые модули с разной производитель- остью о р м у л а изобретения1(анал обмена, содержащий приемный 20 егистр, два передающих регистра, буерный регистр, генератор тактовых им-, ульсов, блок коммутации, схему сравнеия, три коммутатора, регистр состояия, регистр адреса, выход которого со динен с первым информационным входом уферного регистра и первым входом схе-.1 сравнениявторой вход которой соедиен с информационным входом приемного егистра, с информационным входом ЗО ервого коммутатора и с первым инфорационным входом канала, информационый выход приемного регистра соединенинформационным входом первого переающего регистра, информационный выод которого соединен с информационщ входом второго коммутатора, входавления которого соединен с выхоом признака незанятости первого т иггера регистра состояниятактовый 4 О вход которого соединен с выходом генератора тактовых импульсов и с тактовыми входами буферного регистра, первого передающего регистра, приемного регистра и второго передающего регистра, выход которого соединен с ияформационным входом третьего коммутатора, вход управления которого соединен с первым управляющим выходом ,блока коммутации, второй и третий управляющие выходы которого соединены соответственно с входами установки первого и второго триггеров регистра состояния, выходы признака незанятос- тИ первого и второго триггеров которого соединены соответственно с пер 55 вым и вторым входами признака незанятости блока коммутации, выходы признака занятости первого и второго7 1410045 8ются соответственно первым, вторым тактовый, записи и "Принято" .буфери третьим управляющими выходами ного запоминающего устройства соедиблока коммутации, о т л и ч а ю щ и й- иены соответственно с выходом генерася тем, что, с целью повышения про- тора тактовых импульсов, выходом511 ч 11пускной способности канала за счет признака Свои схемы сравнения иисключения циркуляции неудаленных из входом "Принято" канала, а в блокмагистрали сообщений, в него введено коммутации введен третий элементбуферное запоминающее устройство, ин- И-НЕ, первый вход которого являетсяформационный вход которого соединен с 1 О входом "Чужой" блока коммутации,первым информационным входом канала, второй вход соединен с выходом второ"информационный выход буферного запо- го элемента И, а выход является выминающего устройства является вторым ходом блокировки принятых сообщенийинформационным выходом канала, входы блока коммутации,1410045 Составитель И, АндреевТехред А,Кравчук Корректор В, Бутяга Редактор О. Спесивых Заказ 3482/46 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР,по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4