Устройство контроля характеристик линии передачи информации

,ц( ТЕНИЯ ф-лы. 4 и з,п. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗО д ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) ОЬ 1 ЪаЪег К.1 Еуе раггегп геяггп 8оГ ГгЬег орггс яуягещя. - РгосеейгуяРгЬег Оргдс апй Сошшипгсагхопя, 1978,р. 195-199.(54) УСТРОЙСТВО КОНТРОЛЯ ХАРАКТЕРИСТИК ЛИНИИ ПЕРЕДАЧИ ИНФОРМАЦИИ(57) Изобретение относится к радиотехнике и позволяет повысить достоверность контроля. Устр-во содержитна передаюцей стороне генераторпсевдослучайной последовательности(ПСП), усилитель-Формирователь 2, ана приемной стороне - блок 3 синхро"низации, входной усилитель 4, АЦП 5,буферный блок 6, вычислительнб)й блок7, индикатор 8 и графический дисплей9, Генератор 1 Формирует тестовыйсигнал ПСП, Усилитель-Формирователь2 устанавливает необходимую амплитуду и формирует фронты импульсов тестового сигнала. Тестовый сигнал проходит через линию 10 передачи информации, усиливается, преобразуется вцифровой вид и записывается в буферньгй блок 6 в виде амплитуды исследуемого сигнала и соотв, отсчета времени. Обрабатываются значения принятого дсигнала ПСП в вычислительном блокеИзобретение относится к радиотехнике и может использоваться в контрольно-измерительной и диагностической аппаратуре для автоматизированного расчета характеристик линиипередачи информации с использованиемметодаглаз-диаграммы".Цель изобретения - повышение достоверности контроля. 10На Фиг, 1 представлена структурНая электрическая схема предлагаемого устройствд на Фиг. 2 - схема генератора псевдс,пучайной последовательности, на Ф г. 3 - схема буФерного блока; на Фиг, 4 - схема блокасинхронизации,Устройство контроля характеристиклинии передачи информации содержит(Фиг. 1)на передающей стороне генератор 1 псевдослучайной последовательности (ПС 11), усилитель-формирователь 2, на приемной стороне - блок3 синхронизации, входной усилитель4, аналого-циФровой преобразователь 255, буферный блок 6, вычислительныйблок 7, индикатор 8, графическийдисплей 9, показана линия 10 передачи информации,Генератор 1 псевдослучайной последовательности содержит (фиг. 2) Формирователь 11 импульсов, Формирователь12 псевдослучайной последовательности, триггер 13, генератор 14 импульсов, электронный ключ 15 и счетчик 16.Буферный блок 6 содержит (фиг.3)35линию 17 задержки, счетчик 18, запоминающий блок 19, мультиплексор 20 иблок 21 Формирования адреса.Блок 3 синхронизации содержит(Фиг. 4) генератор 22 тактовых импульсов, электронный ключ 23, линию 24задержки, первый 25 и второй 26 делители частоты, первый 27 и второй 28счетчики, формирователь 29 импульсов.Устройство работает следующимобразом.Генератор 1 служит для генерациитестового 11 СП-сигнала. Выход генератора 1 через усилитель-формирователь502 подсоединен к входу линии 10. Усилитель-формирователь 2 предназначендля установки необходимой амплитудыи формирования фронтов импульсов тестового сигнала от генератора 1. Выходлинии 10 подсоединен к входу входного усилителя 4, выход которого подсоединен к информационному входуаналого-циФрового преобразователя(ЛЦП) 5. Второй вход АЦП 5 (фиг.1) вход синхронизации его работы.АЦП 5 синхронный, состояние на его выходе изменяется только по сигналу на синхровходе АЦП 5. Входной усилитель 4 - линейный, его задача состоит в изменении амплитуды входного сигнала до уровня, необходимого для правильной работы последующих блоков устройства. Сигнал, поступающий с выхода линии 10, - цифровой, т,е. импульс.ный, но обрабатывается и анализируется как аналоговый, Выход АЦП 5 подсоединен к первому входу буферного блока 6, который служит для записи и хранения оцифрованного сигнала с выхода линии 10 с целью последующей обработки в вычислительном блбке 7.Запись в буферный блок 6 представляет собой последовательную запись логических единиц в ячейки с двухкоординатной адресацией. Первая координата адреса - это сигнал с АЦП 5, т,е. амплитуда исследуемого сигнала. Вторая координата - отсчет времени, В таком виде запись в буферном блоке 6 Фактически имитирует осциллограмму.Блок 3 синхронизации предназначендля выработки тактовой частоты работывсех блоков устройства.Начало работы задается командой оператора. По этой, команде вычислительный блок 7 вырабатывает на своем соответствующем выходе импульс, устанавливающий счетчик 18 буферного блока 6 (фиг. 3), первый счетчик 27 блока 3 синхронизации (фиг, 4), первый 25 и второй 26 делители частоты и второй счетчик 28 в исходное состояние, а также обнуляющий содержимое запоминающего блока 19. "игналом с выхода вычислительного блока 7 устанавливается буферный блок 6 в режим записи, т.е. переключает мультиплексор 20, чтобы адрес в запоминающем блоке 19 формировался от АЦП 5,и счетчик 18. Затем вычислительный блок 7 на другом своем выходе устанавливает уровень, открывающий электронный ключ 23, Тактовая частота генератора 1 на передающей стороне через электронный ключ 23 в блоке 3 на приемной стороне начинает поступатькак на линию 24 задержки, так и насчетный вход первого делителя 25 частоты.Сигнал с выхода первого делителя25 частоты поступает на аоответствую 1390804щий вход генератора 1 (фиг. 2), гдесинхронизирует работу Формирователя12, переключает триггер 13 и непрерывно обнуляет содержимое счетчика16, Триггер 13 открывает электронныйключ 15, и на счетный вход счетчика1 б начинают непрерывно поступать импульсы от генератора 14. Сигнал свыхода счетчика 16 поступает на вход 10Формирователя 11 для его синхронизации. Сигнал с выхода генератора 1поступает через усилитель-формирователь 2 на вход линии 10. С выхода линии 10 сигнал через входной усигитель 4 поступает на информационныйвход АЦП 5, где оцифровывается в соответствии с тактовой частотой навыходе линии 24 задержки (фиг. 4).Оцифрованный сигнал поступает на вход 20буферного блока 6, тем самым задавая одну из координат адреса, затем -в запоминающий блок 19. С выхода линии 24 задержки тактовая частота сгенератора 22 поступает на счетный 25вход второго делителя 26 частоты ина вход буферного блока 6, где поступает на счетный вход счетчика 18и через линию 17 задержки на входсинхронизации запоминающего блока 3019, на адресный вход которого черезблок 21 поступает сигнал с выходамультиплексора 20. Счетчик 18 отсчитывает вторую, временную, координату адреса записи в запоминающий блок19. Через время, определяемое линией 17 задержки, импульс, поступивший на синхровход, обеспечивает запись 40 "Лог. 1". Как только первый счетчик 27 отсчитает . количество бит (например, четыре), составляющих одно информационное слово, сигнал с выхода первого счетчика 27 через формирова тель 29 обнуляет содержимое первого счетчика 27 и одновременно счетчика 18, тем самым устанавливая временную координату адреса записи в запоминающем блоке 19 в ноль. Второй счетчик 28 подсчитывает количество импульсов, поступивших на него с первого счетчика 27, т,е. количество информационных слов, переданных в линию 10. Как только передана вся псевдослучайная55 последовательность, сигнал с выхода второго счетчика 28 поступает на,вход вычислительного блока 7, По этому сигналу вычислительный блок 7 закрывает электронный ключ 23, прекращаязапись.Вычислительный блок 7 проводит необходимые вычисления и выводит результаты на индикатор 8, а саму глаз-диаграмму" изображает на графическом дисплее 9.Ф о р м у л а изобретения1, Устройство контроля характеристик линии передачи информации, содержащее на передающей стороне генератор нссвдослучайной последовательности, а на приемной стороне индикатор, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, введены на передающей стороне усилитель-формирователь, вход которого соединен с выходом генератора псевдослучайной последовательности, а выход является входом контролируемой линии передачи информации, на приемной стороне последовательно соединенные входной усилитель, вход которого является выходом контролируемой линии передачи,информации, аналого-цифровой преобразователь и буферный блок, вычислительный блок, блок синхронизации, первый выход которого подключен к синхронизирующему входу генератора псев. дослучайной последовательности, и графический дисплей, информационный выход вычислительного блока соединен с входом графического дисплея и индикатора и является выходом устройства, информационный выход буферного блока подключен к информационному входу вычислительного блока, выходы сигналов адреса считывания, записи-считывания, синхронизации считывания которого подключены к соответствующим входам буферного блока, входы сигналов тактовой частоты и установки в ноль которого соединены соответственно с вторым и третьим выходами блока синхронизации, выход сигнала разрешения работы вычислительного блока подключен к первому ,входу блока синхронизации, четвертый и пятый выходы которого подключены соответственно к входам тактовой частоты и конца псевдослучайной последовательности вычислительного блоЮ ка, выход сигнала начальной установки которого подключен к соответствующему входу буферного блока и к второ 1390804му входу блока синхронизации, второй выход которого подключен к синхронизирующему входу аналого-цифрового преобразователя.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что генератор Псевдослучайной последовательности содержит формирователь псевдослучайНой последовательности, триггер, геНератор импульсов, электронный ключ, счетчик и Формирователь импульсов, выход и вход которого соединены соответственно с К-входами триггера и Формирователя псевдослучайной последовательности и выходом счетчика, счетный вход которого соединен с выходом электронного ключа, информационный и управляющий входы которого соединены соответственно с выходом 20 генератора импульсов и выходом триггера, вход переключения триггера соединен с входом синхронизации формирователя псевдослучайной последовательности и входом обнуления счетчи ка и является синхронизирующии входом генератора псевдослучайной последовательности, выходом которого является выход Формирователя псевдослучайной последовательности. ЗО 3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что буферный блок содержит последовательно соединенные мультиплексор и блок Формирования адреса, запоминающий блок, ли нию задержки и счетчик, первый, второй и третий входы мультиплексора являются соответственно входами сигналов записи-считывания, адреса считывания и информационным входами буФерного блока, четвертый вход мультиплексора соединен с выходом счетчика, первый вход которого соединен с четвертым входом запоминающего блока и является входом начальной установки буферного блока, входом установкив ноль которого является второй входсчетчика, третий вход которого соединен с входом линии задержки и является входом тактовой частоты буферного блока, входом синхронизациисчитывания которого является второйвход запоминающего блока, третийи пятый входы которого соединены соответственно с выходом блока Формирования адреса и выходом линии задержки, а выход запоминающего блока является выходом буферного блока, первый входзапоминающего блока является входом установки в единичное состояние,Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок синхронизации содержит первый делительчастоты, Формирователь импульсов, ипоследовательно соединенные генератор тактовых импульсов, электронныйключ, линию задержки, второй делительчастоты; первый счетчик и второйсчетчик, выход электронного ключаподключен к первому входу первогоделителя частоты, выход которого является первым выходом блока синхронизации, выход первого счетчика подключен к входу Формирователя импульсов, выход которого подключен к второму входу первого счетчика, третийвход которого соединен с вторыми входами второго счетчика, второго и первого делителей частоты и являетсявторым входом блока синхронизации,первым входом и вторым, третьим,четвертым и пятым выходами которогоявляются соответственно второй входэлектронного ключа, выход линии задержки, выход формирователя импульсов, выход генератора тактовых импульсов и выход второго счетчика.1 3 90804 УО.Ф оставитель Е. Голуехред М,Дидык орректор С,Черни пиц дактор Тираж б 60 НИИПИ Государственного по делам изобретений и 35, Москва, Ж-Э 5, Раушс П омитет