Умножитель частоты

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 85230 9) 51) 4 Н 03 В 19/00С ни В,чч АНИЕ ИЗОБРЕТ д ВТОРСНОМ ТЕПЬСТВ ство СССР00, 06.08.76.во СССР2, 26.10,79,ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относится к радиотехнике и м.биспользовано в различных устр-вах автоматики и измерительной техники при разработке фазометров, частотомеров, фазовращателей. Целью изобретения является повышение точности умножения, при расширении диапазона умножаемых частот. Умножитель частоты содержит формирователь импульсов 1, г-р тактовых импульсов 10, делитель частоты 13, ключи 14, 21, счетчики 15, 22, фазовый детектор 17, фильтр нижних частот 20, управляемый г-р 24 и реверсивный счетчик 25. С целью повышения точностиумножения введены управляемый Делитель частоты 2, триггеры 5, 18, пять одновибраторов 7, 11, 8, 12, 6, преобразователь частота-код 4, четыререгистра памяти 3, 9, 16, 23, коммутатор 19. Использование двух идентичных схем подсчета кол-ва квантующих импульсов позволяет обеспечитьработу умножителя частоты при значительных изменениях частоты входного сигнала, Отношение длительности периода импульсной последовательности на выходе управляемого делителя частоты 2 к длительности периода понто- Я рения квантующих импульсов не изменяется, Т.обр., погрешность квантования входного сигнала остается неизменно минимальной, В конечном итоге точность умножения возрастает в широ- а ком диапазоне частот. 2 з,п. ф-лы,4 ил.35 40 45 50 55 Изобретение относится к радиотехнике и может быть использовано в различных устройствах автоматики и измерительной техники при.разработке фазометров, частотомеров, фазовращателей,Цель изобретения - повышение точности умножения при расширении диапазона умножаемых частот. На фиг.1 представлена структурная электрическая схема умножителя часто" ты; на фиг.2 - схема управляемого делителя частоты; на фиг.З - схема коммутатора; на фиг.4 а,б,в,г,д,е, ж,з,и,к,л,м,н,о - временные диаграммы работы умножителя частоты,Умножитель частоты содержит формирователь импульсов 1, управляемый делитель частоты 2, первый регистр памяти 3, преобразователь частотакод 4, первый триггер 5, пятый одно- вибратор 6, первый одновибратор 7, третий одновибратор 8, второй регистр памяти 9, генератор тактовых импульсов 10, второй одновибратор 11, четвертый одновибратор 12, делитель частоты 13, первый ключ 14, первый счетчик 15, третий регистр памяти 16, фазовый детектор 17, второй триггер 18, коммутатор 19, фильтр нижних частот. 20, второй ключ 2 1, второй счетчик 22, четвертый регистр памяти 23, управляемый генератор 24 и реверсивный счетчик 25.Управляемый делитель частоты 2 (Фиг.2) содержит блок программируемой памяти (БПП) 26 и делитель частоты с переменным коэффициентом деления 27.Коммутатор 19 (фиг.3) содержит блок программируемой памяти (БПП) 28 и К-мультиплексоров 29,.,29 к (фиг.З).Умножитель частоты работает следующим образом.Пусть в исходном состоянии первый триггер 5 находится в состоянии логической "1". В этом случае первый ключ 14 открыт, а второй ключ 21 закрыт, Формирователь импульсов 1 преобразует входной сигнал к нормированным значениям логических уровней и длительностей перепадов (фиг.4 а). Полученный прямоугольный сигнал поступает на вход управляемого делителя частоты 2, на выходе которого формируется импульсная последовательность (фиг.4 б), положительные перепады которой запускают первый триггер 5 5 10 15 20 25 30(фиг.4 в) и пятый одновибратор 6, атакже записывают в первый регистрпамяти 3 значение выходного кода преобразователя частота-код 4Выходнойпаралельный код преобразователя частота-код 4, соответствующий измеренной к этому моменту частоте входногосигнала, определяет значение коэффициента деления управляемого делителячастоты 2,Основным элементом управляемогоделителя частоты 2 (фиг,2) являетсяделитель частоты с переменным коэффициентом деления 27. Его разрядныйвход, предназначенный для выбора коэффициента деления, соединен с соответствующим разрядным выходом блокапрограммируемой памяти 26. Программа БПП 26 обеспечивает наличие логической " 1" лишь на одном из его выходов, соответствующего старшему(вес которого наибольший) разрядному входу, При отсутствии уровня логической " 1" на разрядном входе БПП26 логическая "1" появляется на разрядном выходе соединенном с разрядным входом Р 1 (фиг.2) делителя частоты с переменным коэффициентом деления 27. Это соответствует коэффициенту деления управляемого делителячастоты 2 равного двум,Минимальный коэффициент деления (равный двум) соответствует нижней области диапазона рабочих частот умножителя, при которой погрешность квантования не превышает заданного значения, В этом случае фазовые флюктуации выходного сигнала умножителя частоты, обусловленные погрешностью квантования, минимальны и не вызывают потерю синхронизации следящей системы фазовой автоматической подстройки частоты (ФАПЧ), так как допустимой полосы удержания последней достаточно для осуществления непрерывной подстройки частоты. С ростом частоты умножаемого сигнала пропорционально увеличивается значение коэффициента деления, и обратно, при перестройке частоты сверху вниз значение коэффициента деления пропорционально уменьшается. Отношение длительности периода импульсной последовательности на выходе управляемого делителя частоты 2 к длительности периода повторения квантующих импульсов Тне изменяетсяТаким образом, погрешность квантования входного сигнала остается неизменно минимальной. В конечномитоге точность умножения возрастаетв широком диапазоне частот,На инверсном выходе пятого одновибратора 6 Формируются утоложитель 5ные импульсы внешнего запуска преоб.разователя частота-код 4. На выходахпервого триггера 5 формируются импульсы (Фиг.4 в), длительность которых равна длительности и = 2 периКодов Т входного сигнала (К = 1,2,3,), максимальное значение К определяется верхней границей частотного диапазона умножителя), В течение 15первых и периодов Т входного сигнала первый счетчик 15 подсчитываетколичество квантующих импульсов с пе 1риодом Т , = -- . (фиг.4 з). Соотгтиф ф20ношение частот Е генератора тактовых импульсов 10 и Е , управляемогогенератора 24 определяется заданнымкоэффициентом умножения частоты К =25гтиЧастота Ггенератора тактовых импульсов 10 (Фиг.4 ж) выбирается, исходя из требования обеспечения необходимой разрешающей способности при 30 квантовании. Изменение дискретного значения коэффициента умножения частоты осуществляется путем изменения номинального значения частоты Гуправляемого генератора 24 в преде лах допустимого быстродействия реверсивного счетчика 25,После окончания первых и периодов Т входного сигнала первый триггер 5 40 устанавливается в состояние н 0", а в первом счетчике 15 фиксируется код М, = и Т,/Т, , соответствующий длительности первых и периодов. Одновременно откроется второй ключ 21 и45 второй счетчик 22 начнет подсчитывать количество квантующих импульсов, при- шедших на тактовый вход счетчика (фиг. 4 м) за вторыеи периодов Т, входного сигнала. Код Изаписывается50 в третий регистр памяти 16 положительным перепадом отрицательных импульсов на выходе первого одновибратора 7 (Фиг.4 д). Длительность этих импульсов достаточна для установления статического кода на разрядных выходах первого счетчика 15, после блокировки посредством первого ключа 14 поступления на тактовый вход первого счетчика 15 импульсов Е , с генератора тактовых импульсов 10. Записьинформации, содержащейся в первом регистре памяти 3, во второй регистрпамяти 9 осуществляется отрицательными импульсами, формируемыми на прямом выходе пятого одновибратора 6(фиг.4 г). После записи информации втретий регистр памяти 16, первыйсчетчик 15 обнуляется выходными импульсами второго одновибратора 11,формируемыми в момент окончания импульсов записи (фиг.4 е). Тем самымпервый канал подсчета импульсов,включающий в себя первый ключ 14,первый счетчик 15 и третий регистрпамяти 16 подготавливается к счетуимпульсов Е,пришедших за времятретьих и периодов Т входного сигнала. Аналогично работает второй канал подсчета импульсов, содержащийвторой ключ 21, второй счетчик 22 ичетвертый регистр памяти 23, Послеокончания вторых и периодов Т с входного сигнала во втором счетчике 22фиксируется код И. После записи кода И; четвертый регистр памяти 23 выходным импульсом третьего одновибратора 8 (фиг.4 к), второй счетчик 22обнуляется выходным импульсом четвертого одновибратора 12 (фиг.4 л),Тем самым схема подготавливается ксчету четвертых и периодов Т с входного сигнала. Использование двухидентичных схем подсчета количестваквантующих импульсов позволяет обеспечить работу умножителя частоты призначительных изменениях частоты входного сигнала. Наличие лишь одной такой схемы предполагает необходимостьнеинформативного интервала в ее работе вслед за измерительным - такназываемой мертвой зоны", в течениекоторого осуществляется запись выходной информации счетчиков в регистрепамяти и последующее обнуление счетчиков. Уход частоты входного сигналаза это время Может превысить границыполосы захвата системы ФАПЧ, что приведет к нарушению работы умножителя.Коммутатор 19 подключает разрядныевыходы третьего регистра памяти 16или четвертого регистра памяти 23 кпредустановочному входу реверсивногосчетчика 25. Для получения на предустановочном входе реверсивного счетчика 25 кода М= М/и, соответствующего одному периоду Тс входногосигнала умножителя частоты независимо от количества усредняемых перио дов, в качестве коммутируемых используются коды, взятые от различных групп разрядных сигнальных входов, которые сдвинуты между собой на один двоичный разряд. Коммутация той или иной группы разрядных выходов третьего регистра памяти 16 или четвертого регистра памяти 23 эквивалентна сдвигу на то или иное число разрядов кода, соответствующего и периодам входного сигнала. Управление коммутацией таких групп осуществляется выходным кодом преобразователя частота-код 4, записанным во второй регистр памяти 9. Коммутатор 19 (фиг.3) может .быть выполнен на базе интегральных мультиплексоров, имеющих три 20 выходных состояния и допускающих объединение по выходам. Поочередное подключение разрядных выходов третьего регистра памяти 16 или четвертого регистра памяти 23 достигается с по мощью выходного сигнала второго триггера 18 (фиг.4 н), поступающего на управляющий вход коммутатора 19, При наличии логического "О" на управляющем входе коммутатора 19, на разрядньп выход коммутатора 19 поступает сигнал с разрядного, выхода третьего регистра памяти 16, а при наличии логической " 1" - сигнал с разрядного выхода четвертого регистра памяти 23.Наличие. логического "О" на входе сигнала разрешения одного из мультиплексоров 29,29разрешает подключение соответствующей группы разрядных выходов третьего регистра памяти 16 или четвертого регистра памяти 23 к предустановочному входу реверсивного счетчика 25. Наличие логической "1" переводит мультиплексоры 2929 в состояние высокоимпедансного выхода, Подключение к разрядному выходу сигнального выхода мультиплексора 29 эквивалентна подключению кода соответствующего одному периоду Т входного50 сигнала умножителя частоты, при этом коэффициент деления управляемого делителя частоты 2 равен 2 = 2(К=1).Подключение мультиплексора 29(на фиг.3 не показан) эквивалентна подключению кода, соответствующего одному периоду Тс входного сигнала при коэффициенте деления управляемого делителя частоты 2, равном 2 =4(К=2). Входы сигнала разрешения мультиплексоров 29,29соединены с соответствующими разрядными выходами БПП 28. Разрядный вход БПП 28 подключен к разрядному выходу второго регистра памяти 9. Программа БПП 26 обеспечиваеф наличие логического "О" одновременно лишь на одном из его разрядных выходов, соответствующего старшему разрядному входу БПП 28. При отсутствии уровня логической "1" на разрядном входе БПП 28, логический "О" появляется на разрядном выходе БПП 28, соединенном со входом сигнала разрешения мультиплексора 29,.Реверсивный счетчик 25 работающий после предустановки в режиме вычитания, осуществляет деление периода Тс входного сигнала или, что то же самое, умножение его частоты. На тактовьп вход реверсивного счетчика 25 поступают импульсы от управляемого генератора 24, частота повторения этих импульсов Г , превышает частоту квантования Йв К ,.ф о р м ул а и э о.б р е т е н и я1, Умножитель частоты, содержащий формирователь импульсов, генератор тактовых импульсов, первый и второй ключи, первый и второй счетчики, последовательно соединенные делитель частоты, фазовый детектор, фильтр нижних частот, управляемый генератор и реверсивный счетчик, выход которого соединен с входом делителя частоты, сигнальные выходы первого и второго ключей соединены с тактовыми входами соответственно первого и второго счетчиков, другой вход фазового детектора соединен с выходом формирователя импульсов, о т л ич а ю щ и й с я тем, что, с целью повышения точности умножения при расширении диапазона умножаемых частот, введены последовательно соединенные управляемый делитель частоты, первый триггер, первый одновибратор, второй одновибратор и вторей триггер, последовательно соединенные третий одновибратор и четвертый одновибратор, последовательно соединенные преобразователь частота-код, первый регистр памяти, второй регистр памяти и коммутатор, разрядный. выход которого подключен к предустановочному входу реверсивного счетчика, а такжепятый одновибратор, третий и четвертый регистры памяти, при этом входпреобразователя частота-код подключен к входу управляемого делителячастоты и к выходу формирователя импульсов, сигнальные входы первого ивторого ключей подключены к выходугенератора тактовых импульсов, управляющие входы первого и второго ключей подключены соответственно к прямому и инверсному выходам первоготриггера, инверсный выход первоготриггера соединен с его П-входом ивходом третьего одновибратора, выход четвертого одновибратора соединен с другим установочным входом второго триггера, входы обнуления первого и второго счетчиков соединеныс выходами соответственно второго и 20четвертого одновибраторов, разрядныевходы третьего и четвертого регистров памяти соединены с разряднымивыходами соответственно первого ивторого счетчиков, управляющие входытретьего и четвертого регистров памяти соединены с выходами соответственно первого и третьего одновибраторов, первый и второй разрядные сигнальные входы коммутатора подключенык разрядным выходам соответственнотретьего и.четвертого регистров памяти, управляющий вход коммутаторасоединен с инверсным выходом второготриггера управляющий вход реверсивного счетчика соединен с его выходом,разрядный выход первого регистра памяти подключен к управляющему входууправляемого делителя частоты, выходкоторого подключен также к управляю 40щему входу первого регистра памяти ивходу пятого одновибратора, прямойвыход пятого одновибратора соединенс управляющим входом второго регистра памяти, а,инверсный выход пятого одновибратора соединен с управляющим входом преобразователя частота-код.2. Умножитель частоты по п.1, о т л и ч а ю щ и й с я тем, что управляемый делитель частоты содержит последовательно соединенные блок программируемой памяти и делитель частоты с переменным коэффициентом деления, причем разрядный вход блока программируемой памяти является управляющим входом управляемого делителя частоты, а тактовый вход делителя частоты с переменным коэффициентом деления является входом управляемого делителя частоты, выход делителя частоты с переменным коэффициентом деления является выходом управляемого делителя частоты. 3. Умножитель частоты по пп. 1 и 2, о т л и ч а ю щ и й с я тем, что коммутатор содержит блок программируемой памяти и К мультиплексоров, причем первые и вторые группы входов К мультиплексоров соответственно объединены и являются соответственно первым и вторым разрядными сигнальными входами коммутатора, входы управления К мультиплексоров объединены и являются управляющим входом коммутатора, а входы сигнала разрешения мультиплексоров соединены с соответствующими разрядными выходами блока программируемой памяти, разрядный вход которого, является входом коммутатора, каждый из сигнальных выходов К мультиплексоров объединен с соответствующим сигнальным выходом каждого из других (К) мультиплексоров, при этом сигнальные выходы всех К мультиплексоров являются разрядным выходом коммутатора.1385230 Рбмые. гига льные ффъ цс. Ю и,Составитель А,Мыш Техред М.Ходанич.Сегляник дак аэ 1419/ аж 92 П с ИИПИ Госу делам осква, изобрет Ж, Р а оектная,город и ое пр 6цюцвЛи эводственно-полигр го коми ий и от ытиид. 4 ор О,Кравцов