Измеритель отношения переменных напряжений

(594 С 01 к 19/ РЕТЕНИЯ СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР В 351169, кл. С 01 К 19/10, 1970.Авторское свидетельство СССР Нф 611155, кл. С О 1 К 17/00, 1972.Авторское свидетельство СССР В 742810, кл. С 01 К 19/00, 1977. (54) ИЗМЕРИТЕЛЬ ОТНОШЕНИЯ ПЕРЕМЕННЬП; НАПРЯЖЕНИЙ(57) Изобретение может быть использовано при измерении коэффициентов модуляции сигналов с амплитудноймодуляцией. Цель изобретения - ловы".шение точности измерения. Измерительсодержит аналого-цифровой преобразователь 4, коммутатор 11, сумматор15, вычислитель 16 отношения кодов исинхронизатор 18. Для достиженияцели в измеритель введены модулятор1, полосовой фильтр 2, синхронныйдетектор 3, коммутатор 5, цифровыеФильтры 6-9, сумматоры 10, 14 и 15,запоминающий блок 12, вычислитель 13поправки, формирователь 17 управляющего напряжения в измерителе образованы новые Функциональные связи.5 иле1 135Изобретение относится к измерительной технике и может быть использовано в электро- и радиотехнике, в частности при измерении коэффициентов модуляции сигналов с амплитудной модуляцией.Целью изобретения является повышение точности измеренийНа фиг. 1 представлена структурная схема измерителя отношения переменных напряжений; на фиг. 2 - структурная схема вычислител). поправки; на фиг. 3 - структурная схема вычислителя отношения кодов; на фиг. 4 структурная схема формирователя управляющего напряжения; на фиг. 5 структурная схема синхронизатора.Измеритель отношения переменных напряжений (Фиг. 1) содержит модулятор 1, полосовой фильтр 2, синхронный детектор 3, аналого-цифровой преобразователь 4, второй коммутатор 5, первый 6, второй 7, третий 8 и четвертый 9 цифровые фильтры, первый сум.матор 10, первый коммутатор 11, запоминающий блок 12, вычислитель 13 поправки, второй 14 и третий 15 сумматоры, вычислитель 16 отношения кодов, формирователь 17 управляющего напряжения и синхронизатор 18.Сигнальный вход модулятора 1 является входом измерителя. Выход модулятора 1 соединен с сигнальным входом синхронного детектора 3 и вхо. дом полосового фильтра 2, выход которого соединен с опорным входом синхронного детектора 3. Выход последнего соединен с информационным входом аналого-цифрового преобразователя 4, выход которого соединен с сигнальным входом второго коммутатора 5, Первый выход второго коммутатора 6 соединен с входами цифровых Фильтров 6 и 7, а второй выход коммутатора 5 соединен с входами цифровых Фильтров 8 и 9. Выходы цифровых фильт ров 7 и 8 соединены с первым и вторым входами первого сумматора 10, выход которого соединен с сигнальным входом первого коммутатора 11, первый выход которого соединен с информационным входом запоминающего блока 12, выход которого соединен с первым входом вычислителя 13 поправки, второй вход которого соединен с вторым выходом первого коммутатора 11. Выход вычислителя 13 поправки соединен с вторыми входами сумматоров 14 и 15,первые входы которых соединены с выходами цифровых фипьтров 6 и 9 соот-ветственно. Первый выход синхрониза-тора 18 соединен с управляющим входом второго коммутатора 5, второй -с входом сигнала дискретизации аналого-цифрового преобразователя 4, третий - через формирователь 17 управляющего напряжения с управляющим входом модулятора 1 и управляющим входомпервого коммутатора 11, четвертыйс управляющим входом запоминающегоблока 12. Выходы сумматоров 14 и 15соединены с первым и вторым входамивычислителя 16 отношения кодов, выход которого является выходом устройстваВычислитель 13 поправки (фиг, 2)может быть реализован аппаратным способом и содержит сумматор 19, перемножитель 20 и запоминающий блок 21.Первым входом вычислителя является первый вход сумматора 19, а вто рым - второй вход сумматора 19, Выходсумматора 19 соединен с первым входом перемножителя 20, второй входкоторого соединен с выходом запоминающего блока 21, на вход которогопоступает код адреса. Выход перемножителя 20 является выходом вычислителя 13.Вычислитель 13 поправки реализу-ет следующий алгоритм:35Коды, соответствуюшие сигналамУ, и Н , подаются на сумматор 19, 40 работающий в режиме вычитания, Разность сигналов (Б 1-П) поступает напервый вход перемножителя 20, навторой вход которого поступает код,соответствующий числу А, выводимому 45 из блока 21 в соответствии с заданным кодом адреса нужной ячейки,подаваемого на вход блока 21, Число1-шА= в -, где и) - коэффициент модут1ляции сигнала, На выходе перемножителя 20 формируется код, соответствующий значению П .Вычислитель 16 отношения кодов(Фиг. 3) содержит сумматор 22, пер вый 23, второй 24, третий 25 и четвертый 26 запоминающие блоки и перемножитель 27.Первым входом вычислителя 16 отношения кодов является первый входР шР=ш п 2 Р=2 шп 1 с Р, Тигде ш - коэффициент деления делителя 31;и " коэффициент деления делителя 32;1 -коэффициент деления делителя 33.Для обеспечения правильного управ 10ления работой запоминающего блока 12тактовая сетка частоты 2 Рдолжнабыть задержана на период, что и обеспечивается линией 34 задержки,Измеритель работает следующим 15образом.На вход модулятора 1 поступаетсложный сигнал, например амплитудномодулированное колебание с прямоугольной огибающей. Формирователь 17управляющего напряжения в соответствии с сигналом, поступающим с третьего выхода синхронизатора 18, формирует напряжение, поступающее на управляющий вход модулятора 1. В результате сигнал на выходе модулятора1 приобретает дополнительную амплитудную модуляцию с частотой Р изаданным индексом модуляции ш. Спомощью синхронного детектора 3 и по ЗОлосового фильтра 2, формирующегоспектрально чистый опорный сигнал извходного колебания, сигнал переносится в низкочастотную область и преобразуется в цифровую форму в аналогоцифровом преобразователе 4 путем диск.ретизации входного колебания с частотой дискретизации Р, поступающейс второго выхода синхронизатора 18на вход сигнала дискретизации анало Ого-цифрового преобразователя 4. Дискретизированный сигнал поступает насигнальный вход второго коммутатора 5,Переключение коммутатора 5 осуществляется с частотой, равной удвоенной 45частоте модуляции Р , входного колебания, поступающей науправляющийвход второго коммутатора с первоговыхода синхронизатора 18 так, что отсчеты, соответствующие первой полови Оне периода модуляции (максимальнойамплитуде входного сигнала Б), поступают на входы цифровых фильтров 6 и7, а отсчеты, соответствующие второйполовине периода модуляции (минимальной амплитуде входного сигнала Б 2),поступают,на входы цифровых фильтров8 и 9. В цифровых фильтрах 6 и 9происходит усреднение отсчетов сигнала в течение времени анализа Т, необходимого для получения заданной точности измерений. В цифровых фильтрах 7 и 8 происходит усреднение отсчетов сигнала в течение времениТкмТ = "ф" . Просуммированные в сумма 2торе 10 отсчеты сигнала, усредненные эа время Т, поступают на сигнальный вход коммутатора 11, переключаемого с частотой, равной удвоенной частоте Р, , в соответствии с сигкцналом, поступающим на управляющий вход коммутатора 11 с третьего выхода синхронизатора 18. С первого выхода коммутатора 11 усредненные за время Т/2 (первую половину периода калибровки) отсчеты сигнала поступают в запоминающий блок, где хранятся в течение второй половины периода Т /2. Поступающий с четвертого выхода синхронизатора 18 на управляющий вход запоминающего блока 12 сигнал удвоенной частоты Робеспечивает запись новой информации в запо. минающий блок 12 через каждый Тд /2 и вывод записанной в предыдущие полпериода информации на первый вход вычислителя 13 поправки. С второго входа коммутатора 11 отсчеты сигнала, усредненные в течение второй половины периода калибровки, поступают непосредственно на второй вход вычислителя 13 поправки. В результате на пер вый и второй входы вычислителя 13 синхронно поступают коды сигналов, усредненные за первую и вторую половины периода калибровки соответственно. В вычислителе 13 поправки производится вычисление поправки, обусловленной неидеальностью ВАХ диодов синхронного детектора и систематическими уходами элементов тракта в соответствии со следующим алгоритмом:аП = " (Ц,-Ц,),где Б - амплитуда сигнала в течениепервой половины периода калибровки;амплитуда сигнала в течение2второй половичы периода калибровки.Код поправки П суммируется во втором 14 и третьем 15 сумматорах с усредненными в первом 6 и четвер. том 9 цифровых Фильтрах значениями4- сигналов. С выходов сумматоров уточ135 Формула изобретенияИзмеритель отношения переменных напряжений, содержащий аналого-цифровой преобразователь, первый коммутатор, синхронизатор, первый сумматор, вычислитель отношения кодов, причем первый выход синхронизатора соединен с управляющим входом первого коммутатора, а второй выход синхронизатора соединен с входом сигнала дискретизации аналого-цифрового преобразователя, о т л и - ч а ю щ и й с я тем, что, с целью повышения точности измерений, в него введены модулятор, формирователь управляющего напряжения, синхронный детектор, полосовой фильтр, четыре цифровых фильтра, второй коммутатор, два сумматора, запоминающий блок, вычислитель поправки, причем сигнальный вход модулятора является входом сигнала, выход модулятора соединен с сигнальным входом синхронного детектора и через полосовой фильтр с опорным входом синхронного детектора, выход синхронного детектора соединен с информационным входом аналоненные значения сигналов подаются на первый и второй входы вычислителя 16 отношения кодов, где производитсявычисление отношения двух сигналов,после чего код, соответствующий отношению двух переменных напряжений,поступает на выход измерителя. 78558го-цифрового преобразователя, выходаналого-цифрового преобразователя соединен с сигнальным входом второго коммутатора, первый выход которого соединен с входами первого и второго цифровых фильтров, второй выход ком мутатора соединен с входами третье.го и четвертого цифровых фильтров, выходы второго и третьего цифровых фильтров соединены с первым и вторым входами первого сумматора, выход пер".вого сумматора соединен с сигнальным входом первого коммутатора, первый выход которого соединен с информационным входом запоминающего блока, выход которого соединен с первым входом вычислителя поправки, а второй выход первого коммутатора - с вторым входом вычислителя поправки, выход которого соединен с вторыми входами второго и третьего сумматоров, первый вход второго сумматора соединен с выходом первого цифрового фильтра, 2 б а первый вход третьего сумматора соединен с выходом четвертого цифрового фильтра, третий выход синхронизатора через формирователь управляющего напряжения соединен с управляющим входом модулятора, четвертый выход синхронизатора соединен с управляющим входом запоминающего блока, выходы второго и третьего сумматоров соединены с первым и вторым входами вычислителя отношения кодов, выход которого является выходом измерителя.1357855 Тяс Составитель В, КрючкТехред А.Кравчук Голов ректо едакт Заказ 5 ое 4/ ическое предприятие, г. Ужгород, ул. Проектная, 4 П одственно-поли 45 Тираж 730 ВНИИПИ Государственногпо делам изобретении 3035, Москва, Ж, Ра Поцпомитета СССРоткрытийкая наб., д. Ф %