Многоканальный программируемый генератор импульсов

СОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСНИХ СПУБЛИН ЯО 13 03 КЗ/ СТВ егральны нтеграци юл, УА,И,инхронизиру ющих и упра нов, Г ыш объектоменныхбретенинальных/64, 1981. явл озмо идет 03ния этои целительно введенсчетчики 4 и(54) ИН ГЕНЕРАТ (57) Иэ зовано 7 упжитмироформ вле ния, нератор ретение может быт контрольно-измери е и цифровых вычи ах, в частности в кционального конт тель 2 ования испольльной ппарату ых маши стои итель- стройммутатора 13,ти,триг ва ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗОБРЕТЕН А ВТОРСНОМУ СВИДЕТ(56) АвторскоеУ 1029403, кл.Авторское свВ 860295, кл, Н ГОКА НАЛЬКЪЙ ПРОГРАМИРУЕМЪИР ИМПУЛЬСОВ схем с повышенным уровнем в качестве формироватеющих импульсов, стровляющих сигналов для оля и амплитудно-времинаторовЦелью иэотся расширение функциожностей. Для достижев устройство дополни линия 3 задержки,схема сброса 6,блокУстройство также содеропорной частоты,форпериода, каналы 8. 1-8.Иимпульса, каждый иэ коиэ блоков 9 и 10 памяров 11 и 12, выходногоз.п. ф-лы, 5 ил,Изобретение относится к импульсной технике и может быть использовано в контрольно-измерительной аппаратуре и цифровых вычислительных матттттнах, в частности в устройствахФункционального контроля интегральных схем с повышенным уровнем интеграции, в качестве формирователясинхронизирующих, стробирующих иуправляющих сигналов для объектовконтроля и амплитудно-временныхдискриминаторов,Цель изобретения - повышение надежности работы и расширение функциональных возможностей устройства.На фиг.1 представлена блок-схемаь 1 ттогокаттальттого программируемого генератора импульсов; на фиг,2-4 - схемы Формирователя периода, устройства сброса и блока управления; нафиг.5 - временные диаграммы работыустройства,Устройство содержит генератор 1опорной частоты, формирователь 2 периода, линию 3 задержки, счетчики 4ц 5,схему 6 сброса, блок 7 управленияц каналы 8,1-8.И формирования импульса, каждый из которых состоит изблоков 9 и 1 О памяти, коммутаторов11 и 12 и выходного триггера 13,Выход генератора 1 опорной частоты соединен с тактовым входом формирователя 2 периода и через линию 3задержки с первыми входами коммутаторов 11 ц 12 кацапов 8.1-8.11 Формттровсттттттт импульса. Первый выходФормирователя 2 периода соедицец сосчетными входами счетчиков 4 и 5,второтт выход - с устлттовочттьмтт т 3 ходл -мц счет тттка 4 и схс".мы 6 сброса, выходкоторой соединен с установочным тзхо,т сч т така 5, 1 цформапиоццые входыформирователя 2 периода подключенык первой группе ттыхо;тотз блока 7 управнения, вторая груттпа выходов которого соединена с ттттформацттотттттми входами счетчиков 4 и 5. Выходы разрядов счетчика 4 подключены к адресцьм входам блока 9 памяти каждого из каттттлов 8.1-8.И формирования импульса выходы разрядов счетчика 5 - к разрядным входам схемы б сброд и а трссшям входам блока 10 памяти каждого канала 8.1-8.И. Третья груп.тьтхттов блока 7 управления поканальцо соедицеца с объединенными в каждом кацалс управляющими входамиблоков 9 и 10 памяти. Первые выходы 5 10 15 20 30 35 40 45 50 55 блоков 9 и 1 О памяти соединены соответственцо с вторыми и третьими входами коммутатора 11, вторые выходы блоков 9 и 10 памяти - с вторым и третьим входами коммутатора 12, выходы коммутатора 11 и 12 раздельно подключены к входам выходного триггера 13.Формирователь 2 периода (фиг.2) включает в себя регистр 14, выходы которого поразрядно соединены с входами счетчика 15, выход которого соединен с установочным входом самого счетчика и через инвертор 16 подключен к первому входу элемента И 17, второй вход которого соединен со счетным входом счетчика 15, причем входы регистра 14 являются информационнымтт входами, счетный вход счетчика 15 - тактовым входом, выход элемента И 17 - первым выходом, а выход счетчика 15 - вторым выходом формирователя 2 периода.Схема 6 сброса (фиг.3) состоит из тп-входоцого элемента И 18, первый вход которого подключен к выходу ицвертора 19, а выход соединен с первым входом элемента ИЛИ 20, причем (ш - 1) входов элемента И 18 и нход ицвертора 19 являются разрядными входами, второй вход элемента ИтП 20 установочным входом, а выход элемента 1)11 20 - выходом схемы 6 сброса.Блок 7 управления (фиг,4) содержит запомттцстюцтее устройство 21, выходы которого соединены с входами буферного ретистра 22, дешифратора 23 и входами арифметико-логического устройства (Л)1 У) 24, выходы которого подключены к входам буферного регистра 25, причем выходы Гуферцых регистров 22, 25 и дешифратора 23 являются соответственно первой, второй и третьей груттттой выходов блока 7 управления.Мттогокаттальнцй программируемый генератор иьшульсон работает следующим образом.В исходном состоянии во всех ячейках блоков 9 и 10 памяти каналов 8,1-8.1 установлен "0", триггеры 13 сброшены, В соответствии с заданными значениями задержки и длительности выходцых импульсов, информация о которых хранится в запоминающем устройстве 21 блока 7 управления, АЛУ осуществляет расчет адресов ячеекз 13489блоков 9 и 1 О памяти каналон 8.1-8.И,в которые должны быть записаны "1",Расчет осуществляется по следующимформулам:5 Гт А =- 2 К Т 0(2 - 1) К,Т 15 30 Затем из запоминающего устройства 2 1 блока 7 управления через буферный регистр 22 в регистр 14 формиро 35вателя 2 периода переписывается информация о величине периода Т. Рассчитанные посредством АЛУ 24 адресаА А г, А Ат через буферный регистр25 блока 7 управления заносится в 40счетчики 4 и 5. Лешифратор 23 осуществляет выбор каналов 8.1-8.И,В выбранных каналах в блоки 9 и 10памяти производится запись "1" н соответствии с адресами, установленными 45на выходах счетчиков 4 и 5.По окончании процесса записи информации в блоки 2, 9 и 10 счетчики4 и 5 устанавливаются в исходное (нулевое) состояние и производится запуск генератора 1 опорной частоты(кнопка Пуск не показана),На выходе генератора 1 опорнойчастоты формируются тактовые импульсы с периодом следования Т, (фиг. 5 а),которые поступают на счетчик 15 формирователя 2 периода и линию 3 задержки, На выходе счетчика 15 формирователя 2 периода вырабатываются лов блоков 9 и 10 памяти устанавливается "1" (фиг.5 ж, з).В момент времени С осуществляется стробированиеэтой информации импульсом, поступающим с выхода линии 3 задержки на коммутатор 12 (фиг,5 г), на выходе которого формируется импульс (фиг,5 к),поступающий на второй вход триггера13, Последний сбрасывается, формируяна выходе задний фронт импульса длительностью . (фиг,5 л, момент времени С),тзА = - - (2 - 1) КТ1о л л.+ дл тА = - -2 К;Та где А, А - адреса первых разрядовв блоках 9 и 10 памяти;А А - адреса вторых разрядов в блоках 9 и 10 памяти;задержка формируемогоимпульса;7 - длительность формируемого импульса; Т, - период генератора 1опорной частоты; ш - разрядность счетчиков4 и 5;К = О, 1, 2,импульсы с периодом Т (фиг.56), которые поступают на установочные входы счетчиков 4 и 5 (на счетчик 4непосредственно, а на счетчик 5через схему 6 сброса).Тактовые импульсы с генератора 1опорной частоты проходят через логический элемент И 17 формирователя 2периода на счетные входы счетчиков4 и 5 (фиг.5 в). Задержанные посредством линии 3 тактовые импульсы поступают на первые входы коммутаторов11 и 12 каналов 8.1-8.М, осуществляястробирование информации, поступающей с выходов блокон 9 и 10 памяти(фиг.5 г), В момент времени С, производится стробирование информации, записанной в ячейках памяти с нулевымадресом,По приходу тактовых импульсов насчетные входы счетчиков 4 и 5 в момент времени С происходит изменениеих состояния,. следовательно, меняются адреса ячеек памяти блоков 9 и 10соответственно на А и А. Информа 1ция первых разрядов блоков 9 и 10памяти показана на фиг.5 д,е соответственно. В момент времени С осущестнляется стробирование совпадающихво времени сигналов "1" с ныходовпервых каналов блоков 9 и 10 памяти,При этом на выходе коммутатора 11 формируется импульс (фиг.5 и, момент времени С ), который устанавливает выходной триггер 13 в состояние "1". На выходе триггера 13 формируется передний фронт импульса с заданной задержкой , (фиг,5 л, момент времени т ) . Таким образом, формируется задержка импульса.По прошествии программно заданного количества импульсов счетчики 4 и 5 формируют очередные адреса А и ФА , поступающие на адресные входы блоков 9 и 10 памяти, и с момента времени С на выходах вторых кана 1348985Таким образом осуществляется формирование импульсов с заданной задержкой и длительностью в одном изш каналов.В момент времени С на устацовоч 9ные входы счетчиков 4 и 5 с выхода счетчика 15 формирователя 2 периода поступает импульс, сбрасывающий счетчики в исходное состояниеЗатем 10 происходит выбор очередного канала, в котором импульс формируется аналогичным образом.Формула изобретения 151. Многоканальный программируемый генератор импульсов, содержащий генератор опорной частоты, выход которого соединен с тактовьм входом формирова п теля периода, каналы формирования импульса, о т л и ч д ю щ и й с я тем, что, с целью повьшения надежности и расширения фцукциональцых возожнос тей, в це с 1,сопоцтельно вце цены блок управления, первый и второй, тикц, схсмд с бросд, линия ддержкц, причем первая группа выходов блока управ.ения соединена с ицформациоццьми входами формирователя пери- З 1 ода, первый цьход которого подключен к счетным цходдм первого и второго счетчиков, ицформдциоцные входы котсрых поразрядно объединены и подключены к второй группе выходов блока управления, третья группа выходов еосроО цодкюс цд со с)тветсГв ецио к управляющим входам кдцалов формирс 1 вация импульса, первые ддресцье ш - ць которых поразрядно объедицець и соедицень с выходами первого счетчика, установочный вход которого подключен к второму выходу формирователя периода и через схему сброса - к установочному входу второго счетчика, выходы которого соединены с разрядными входами схемы сброса и с вторым поразрядно объединенными адресными шинами каналов формирования импульса, стробирующие входь которых объединены и соединены с выходом линии задержки, вход которой подключен к выходу генератора опорной частоты,2. Генератор по п. 1, о т л и ч а ю щ и й с я тем, что каждый иэ каналов формирования импульса содержит первый и второй блоки памяти, первые выходы которых подключены соответственно к первому и второму входам первого коммутатора, выход которого соединен с первым входом триггера, второй вход которого подключен к выходу второго коммутатора, первый р второй входы которого соединены с вторыми выходами соответственно первого и второго блоков памяти, причем объединенные вхсды управлеция первого и второго блоков памяти являются управляюпим входом кдцдла формирования импульса,адресные входы первого .и второго блоков пдмяти являются соответственнопервыми и вторыми адресными шинами канала формровдния импульса, объединенные третьи входы первого и второго коммутаторов являются стробируюцы входом, а выход триггера - выходом канала формирования импульса.1348985 Соствитель Б.КирилловТехред Л. Олийнык Корректор Г.Решетник Редактор Л.Пчолинская Заказ 5199/56 Тираж 899 В 11 ИЙ 1 И Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5