Устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1336266
Автор: Сонников
Текст
(511 4 Н 04 1. 27/22 ОПИСАНИЕ ИЗОБРЕТЕНИЯК А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Шляпоберский В. И. Основы техникипередачи дискретных сообщений. - М.:Связь, 1973, с. 229 - 236.(54) УСТРОЙСТВО ДЛЯ СИНХРОННОГО ДЕТЕКТИРОВАНИЯ СИГНАЛОВ С ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ МАНИПУЛЯЦИЕЙ(57) Изобретение относится к радиотехнике и повышает помехоустойчивость. Уство содержит формирователь 1 меандра, эл-т задержки (ЭЗ) 2, сумматор 3 по модулю два. Вновь введены селектор 4 длительности импульсов, ЭЗ 5, эл-т ИЛИ 6, вычитающий блок 7, триггер 8. 9 ил.Изобретение относится к радиотехнике и может быть использовано для радиоприема и обработки сигналов с относительной фазовой манипуляцией (ОФМ).Цель изобретения - повышение помехоустойчивости.На фиг. 1 изображена структурная электрическая схема предлагаемого устройства; на фиг. 2 - 9 - временные диаграммы работы устройства.Устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией содержит формирователь 1 меандра, первый элемент 2 задержки, сумматор 3 по модулю 2, селектор 4 длительности импульсов, второй элемент 5 задержки, элемент ИЛИ 6, вычитающий блок 7, триггер 8. Устройство работает следующим образом.На вход формирователя 1 меандра по ступает ОФМ сигнал 13(фиг. 2,б), соответствующий передаваемой кодовой последовательности 13 (фиг. 2,а). На выходе формирователя меандра формируется сигнал Б (фиг. 2,в). Этот сигнал поступает на первый вход сумматора 3 по модулю два и вход первого элемента 2 задержки, на выходе которого формируется сигнал 13 з (фиг. 2,г), задержанный относительно сигнала 3 на время тз=Т. Этот сигнал подается на второй вход сумматора 3 по модулю два, в котором производится сложение сигналов (3 и (3 з по модулю два, На выходе сумматора формируется сигнал 13 (фиг. 2,д). Этот сигнал через селектор 4 длительности импульсов поступает на первые входы элемента ИЛИ 6, вычитаюшего блока 7 и триггера 8, а также на вход второго элемента 5 задержки, на выходе которого формируется сигнал (3(фиг. 2,е) задержанный относительно сигнала Б 4 на время тз= т. Сигнал 13 ь подается на второй вход элемента ИЛИ 6. В элементе ИЛИ 6 производится обработка сигналов Б 4 и (3(1). На выходе элемента ИЛИ 6 формируется сигнал (3(фиг. 2,ж), который подается на второй вход вычитающего блока 7, на первый вход которого подается сигнал 134. В вычитающем блоке 7 производится вычитание сигнала (34 из сигнала 13 в, На выходе вычитающего блока 7 формируется сигнал (3 (фиг. 2,з), который подается на второй (сбрасывающий) вход триггера 8. На первый (запускающий) вход триггера 8 подается сигнал 134 с выхода селектора 4 длительности импульсов. На выходе триггера 8 формируется сигнал 13 з = 13 с(1) (фиг. 2,и), т.е. восстанавливается передаваемая кодовая последовательность,Допустим, что время задержки тзь обеспечиваемое первым элементом 2 задержки, точно равно Т. В этом случае вид сигнала на выходе сумматора 3 по модулю два50 55 5 1 О 15 20 25 30 35 40 45 точно совпадает с видом сигнала на выходе селектора 4 длительности импульсов.Анализ показывает, что, если время задержки тзь обеспечиваемое первым элементом 2 задержки, несколько отличается от Т, то в выходном сигнале сумматора 3 по модулю два появляются нежелательные короткие импульсы, Поэтому селектор 4 длительности импульсов обеспечивает подавление этих нежелательных импульсов и пропускает на выход только импульсы, длительность которых тнаходится в пределах 3 - (т(Тти которые соответствуют скачкам фазы в принимаемом ОФМ сигнале,Рассмотрим работу предлагаемого устройства при частичном искажении 1-й принимаемой посылки для различных случаев чередования элементарных посылок (фиг, 3- 6), где обозначены: передаваемая кодовая последовательность Ц (1); ОФМ сигнал 3 (ф соответствующий передаваемой кодовой последовательности; принимаемый ОФМ сигнал (3 с частичным искажением 1-й посылки под воздействием помех; сигнал 13 з(1) на выходе формирователя 1 меандра; сигнал (34 на выходе первого элемента 2 задержки; сигнал Бз на выходе сумматора 3 по модулю два; сигнал 13 в на выходе второго элемента 5 задержки; сигнал 1.1 на выходе элемента ИЛИ 6; сигнал (3 в на выходе вычитающего блока 7; сигнал (3 на выходе триггера 8.В случае двух смежных посылок + -при частичном искажении посылки + (фиг. 3) на выходе устройства не только не происходит удвоения ошибки, но и одиночное искажение устраняется, а при двух смежных посылкахи частичном искажении первой посылки + (фиг. 4) на выходе устройства имеет место одиночная ошибка, проявляющаяся в искажении только части второй элементарной посылки. В случае двух смежных посылок- + при частичном искажении посылкив(фиг. 5) имеет место удвоение ошибки, как и при работе известного устройства, а при двух смежных посылках--и частичном искажении посылки-(фиг. 6) также имеет место удвоение ошибки.Таким образом, анализ рассмотренных случаев показывает, что предлагаемое устройство в двух случаях из четырех обеспечивает более высокую помехоустойчивость, чем известное устройство. Рассмотрим работу предлагаемого устройства для случая частичного искажения в двух смежных принимаемых посылках ОФМ сигнала.Временные диаграммы, поясняющие обработку принимаемого ОФМ сигнала в предлагаемом устройстве для различных случаев чередования двух смежных частично искаженных посылок представлены на фиг. 7 - 9, где обозначены: передаваемая кодовая после++ 1тис) ф ",б иг(с)8 и,(с)г и(с)д 1е и(с) и,(с) стиг, 3 довательность 1.)о (1); ОФМ сигнал 1.)(1), соответствующий передаваемой кодовой последовательности; искаженный в двух смежных посылках. принимаемый ОФМ сигнал 1)2(1); сигнал 1.)з(1) задержанный на тз=то, искаженный сигнал 1.)4(1); сигнал 1.)в(1) на выходе формирователя 1 меандра; сигнал 3 ь(1) на выходе первого элемента 2 задержки; сигнал 117(1) на выходе сумматора 3 по модулю два; сигнал 1.)8(1) на выходе второго элемента 5 задержки; сигнал 1.)9(1) на выходе элемента ИЛИ 6; сигнал Ы, (1) на выходе вычитающего блока 7; сигнал 1.)(1) на выходе триггера 8,Сопоставительный анализ работы предлагаемого и известного устройств в этих условиях показывает, что и в случае частичного искажения двух смежных посылок в принимаемом ОФМ сигнале предлагаемое устройство обеспечивает более высокую помехоустойчивость, так как в наихудшем случае (фиг. 9) число ошибок в обработанном сигнале равно их числу при обработке в известном устройстве, а в ряде случаев число ошибок уменьшается до двух (фиг. 8) и даже до одной (фиг. 7). Таким образом, предлагаемое устройствопозволяет повысить помехоустойчивость придетектировании ОФМ сигналов. Формула изобретенияУстройство для синхронного детектирования сигналов с относительной фазовой манипуляцией, содержащее формирователь меандра, выход которого соединен с первым входом сумматора по модулю два и с входом первого элемента задержки, выход которого подключен к второму входу сумматора по модулю два, отличающееся тем, что, с целью повышения помехоустойчивости, введены триггер, вычитающий блок, эле мент ИЛИ, второй элемент задержки и селектор длительности импульсов, выход которого соединен с первым входом элемента ИЛИ, первым входом вычитающего блока, первым входом триггера и входом второго элемента задержки, выход которого подклю чен к второму входу элемента ИЛИ, выходкоторого подключен к второму входу вычитающего блока, выход которого соединен с вторым входом триггера, при этом выход сумматора по модулю два соединен с входом селектора длительности импульсов.+ и,й) и,й)1Ю скажение б и емой посылке и,ад ивф и,юа оФ и,гб посыл каженае б прин игй)Ю7(Ю и 5 ией и,( вГ ид( х посылках иь Фиг Искажение б принамаемои посылк ибки о дбук лосылкак ие(с ии,й скажение ь принимаемой посылке ЙР1336266 и,(с)а 1и,Й)1 Искаккение о дбук смеплнык принимаемык посылка иг Йд и)Й2 иь(с)) ) глмТ ид(с с) ип( 52 гиг ц,Искажение 6 ддуд смеинь принимапосылка г иЙ Т итя3 гто цг(и иу л Ошидки 3 огре посыл ц(с)М Фиг у ль О.ерес еллер Редактор Н. ЛазаренкоЗаказ 3815/57ВНИИПИ Государстве113035) МПроизводственно-поли ска ткрытии ктная, 4 Р под ушска иятие,и 5 Й)еи 5(с Составит Техред И. В Тираж 638 го комитета ССС сква, Ж - 35, Ра афическое предпрКорректо рПодписноеам изобретении инаб., д, 4)5Ужгород, ул. Про
СмотретьЗаявка
4009314, 15.01.1986
ВОЕННЫЙ ИНЖЕНЕРНЫЙ КРАСНОЗНАМЕННЫЙ ИНСТИТУТ ИМ. А. Ф. МОЖАЙСКОГО
СОННИКОВ ВАЛЕРИЙ ГРИГОРЬЕВИЧ
МПК / Метки
МПК: H04L 27/233
Метки: детектирования, манипуляцией, относительной, сигналов, синхронного, фазовой
Опубликовано: 07.09.1987
Код ссылки
<a href="https://patents.su/6-1336266-ustrojjstvo-dlya-sinkhronnogo-detektirovaniya-signalov-s-otnositelnojj-fazovojj-manipulyaciejj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией</a>
Предыдущий патент: Цифровой частотный модулятор
Следующий патент: Демодулятор сигналов относительной фазовой манипуляции
Случайный патент: Способ контроля силы муки мягкой пшеницы