Устройство связи для вычислительной системы

801 15990 А 1 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОСУДАРСТВ О ДЕЛАМ И Т СССРОТКРЫТИЙ Й КОМ РЕТЕНИЙНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ т 1,Бюл. У 21инин, А,В. ГорИ.Л, Островскии088.8) моис - ыатенко,СССР1980,ССР1977. ое свидетельств С 06 Р 13/14, свидетельство С 06 Р 13/14,я ин - е за(54) УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ(57) Изобретение относится к вычис. -лительной технике, может быть исползовано в многопроцессорных вычислительных системах и позволяет повысить быстродействие вычислительнойсистемы. В состав устройства входятблок 1 синхронизации, блок 2 дешифрторов, группа коммутаторов 3-1,З-М, где М - количество модулей в в ся парал н ен удовлетво о за один такт раб и условии, что онн одному модулю. При онфликтной ситуации ов формирует призн а обм явки лель ты устроисте адресу озникнов лок 2 деши к столкно блок 1 си ния заявок, по кото ронизации организуе обсл оследовательно слительнои уживание модулеи мы, 6 ил. ист(56) АвторскУ 898413, клАвторскоеУ 734654, кл числительнои системе, группа рег ров 4-1. 4-М и группа блоков5-1 5-М сопряжения. К блокам 5- 5-М сопряжения группы подключень дули 6-16-М вычислительной темы. На фиг. 1 приведен пример числи-ельной системы, состоящей четырех модулей (М = 4). В процеработы при помощи коммутаторов 33-4 группы модули 6-16-4 в числительной системы обмениваютс формационными словами, причем вс1 13159Изобретение относится к вычислительной технике и может применяться при создании многопроцессорных вычислительных систем,Цель изобретения - повышение быст" 5 родействия вычислительной системы.На фиг. 1 представлен пример Функциональной схемы устройства связи для вычислительной системы из четырех модулей; на ц 1 иг. 2 - функциональ- Юная схема блока синхронизации; нафиг. 3 - функциональная схема блокадешифраторов; на фиг. 4 - функциональная схема коммутатора; на Фиг.5 -Функциональная схема блока сопряжения, на фиг. 6 - функциональная схемаблока управления блока сопряжения.1Устройство связи для вычислительной системы (фиг, 1) содержит блок 1синхронизации, блок 2 дешифраторов,20группу 3 коммутаторов 3-13-4,группу 4 регистров 4-14-4, группу 5 блоков 5-15-4 сопряжения имодули 6-16-4 вычислительнойсистемы, причем информационные входывыходы блоков 5-15-4 сопряженияявляются информационными входами (выходами) 7-17-4 устройства, входы-выходы управления передачей информации блоков 5-15-4 сопряженияявляются входами (выходами) 8-18-4 управления устройства, информационные выходы блоков 5-15-4 сопряжения группы подключены к информационным входам 9-12 соответствующихкоммутаторов 3-13-4 группы и ксоответствующим информационным входам 13-16 блока 2 дешифраторов, выход 17 признака столкновения заявоккоторого подключен к тактовым вхо 40дам 18 всех блоков 5-15-4 сопряжения группы, выход Е-го коммутатора группы (К 11 с) подклю-.чен к информационным входам 19-21всех, кроме Е-го, регистров 4-1,454-4 группы, информационные выходы22-1 22-4 которых подключены кинформационным входам соответствующихблоков 5-1,,5-4 сопряжения группы, 50выходы 23-25, 26-28, 29-31 и 32-34блока 2 дешифраторов подключены к входам установки направления коммутациисоответствующих коммутаторов 3-13-4 группы. Выходы 35-38 разрешенияпередачи информации блока 1 синхронизации подключены к входам опроса соответствующих коммутаторов 3-13-4и входу признака приема информации с 90 2соответствующего блока 5-15-4 сосопряжения группы.Блок 1 синхронизации (фиг. 2) содержит элементы ИЛИ 39-42, число которых равно количеству модулей 6 системы, блок 43 Формирователей, дешифратор 44, устанавливающий соответствие между двоичной комбинацией кодов на его входах и одним из выходов 45- 48, двоичный счетчик 49, элементы И 50 и 51, инвертор 52 и генератор 53.Блок дешифраторов (фиг. 3) содержит элементы 54-65 И, число которых определяется выражением М (М), где М - количество модулей б, входящих в вычислительную систему, компараторы 66-69, элементы И 70-72, элементы ИЛИ 73 и 4.Коммутаторы 3-13-4 (фиг. 4) содержат группы 75-77 элементов И 1, Ир, где р - количество информационных разрядов в приемных регистрах.Блоки 5-15-4 сопряжения(фиг. 5) содержат приемный регистр 78,блок 79 передачи информации, блок 80управления и буферный регистр 81.Блок 80 управления (фиг. 6) выполнен на элементах И 82-87, элементах 88 и 89 задержки, триггерах 90 и 91 И имеет выход 92 элемента 88 задержки (выход занесения информации в приемный регистр 78 блока 5-1), выход 93 элемента, И 82 (выход сигнала "Сброс" ), вход 94 элемента И 86 (выход признака "Свободно" при передаче),вход 95 элемента И 84 (вход сигнала выборки), вход 96 элемента 88 задержки (вход сигнала выполнения обмена), вход 97 элемента И 82 режима "Чтение", вход 98 элемента И 86 (вход готовности обмена), выход 99 триггера 90 (выход сигнала "Свободно" ), вход 100 элемента И 85 (вход признака "Свободно" при приеме), выход 101 элемента И 85 (выход сброса буферного регистра), вход 102 элемента И 87 (выход сигнала "Запись" ), вход 35 элемента И 83 (тактовый вход блока 5-К сопряжения), вход 18 элементов И 85 и 82 (вход признака приема информации в буферный регистр 81).В качестве модулей б системы могут использоваться процессоры, блоки оперативной памяти, каналы ввода-вывода и т,п.Устройство работает следующим образом.ного регистра 81 в модуль 6 системы, и одновременно при наличии запроса вприемный регистр 78 адаптера поступает новая информация.На этом такт работы устройства заканчивается. 55 131599В процессе взаимодействия модули вычислительной системы, реализуя свои алгоритмы обработки данных, обмениваются информационными словами. Информационное слово может содержать как информацию, так и быть запросом на чтение информации по адресу, указанному в слове. При подготовке устройства к работе все регистры, счетчики и элементы приходят в исходное 10 состояние, блоки 5-15-4 - в состояние "Свободно". По пуску устройства генератор 53 в блоке 1 синхронизации начинает вырабатывать две серии сигналов А и Б, сдвинутые от носительно друг друга на величину Т, где Т - такт работы блока 5-1. При поступлении запроса из модуля 6 на.передачу информации устройство по состоянию блока 5-1 "Свободно" и сиг. - 20 налу 5 генератора 53 производит прием информации в приемный регистр 78.При этом разряды слова, соответствующие адресу получателя, подаются в парафазном коде непосредственно на блок 2, который вырабатывает сигналы, устанавливающие направление передачи информации, Одновременно компараторы 66-69 определяют есть ли в текущем такте запросы на передачу информации от двух разных модулей 6 к одному, т.е. проверяют наличие столкновения заявок. Если признак столкновения заявок отсутствует, в одном такте об - служиваются все заявки на передачу 35информации по сигналу А генератора 53.После этого выполняется сброс приемного регистра 78 сигналом с элемента И 82 блока 80 управления и он переходит в состояние "Свободно". При этом длительность сигнала А выбирается достаточно малой, чтобы до начала переходных процессов в приемном регистре 78 адаптера передать информацию через элементы коммутирующих мат 45 риц в приемный регистр 4-Е. Информация запоминается в приемном регистре 4-1 и далее через блок 79 передачизаносится в буферный регистр 81 по сигналу с элемента 89 задержки, По сигналам "Свободно" на выходе 99 и"Готовность" от модуля (вход 98) происходит передача информации из буферо 4При появлении сигнала на выходе 17,т.е, при запросах на обмен в одномтакте к одному модулю от двух и болеемодулей системы, например, 1 -фЗ, 2- 3(от первого и второго модуля к третьему), одновременно с появлением сигналов переноса информации на соответствующих выходах сигнал совпадения попоявляется на выходе элемента И 71 идалее на выходе элемента ИЛИ 74, Сигнал А генератора, пройдя через эле -мент И 50 на счетный вход счетчика 49(в рассматриваемом случае он двухразрядный), переключает выходной сигналдешифратора 44 с первого 48 выходана второй 45. При этом блок 43 формирователей вьщает на вход элемента ИЛИ 39 сигнал только для коммутирующей матрицы 3-1, и передача информации происходит только от первогомодуля к третьему, В следующем тактеработы устройства, если аналогичнаяситуация не появляется, т.е. нет одновременного обращения к одному модулю от двух и более модулей, происходит групповой перенос информации всоответствии с рассмотренными алгоритмом работы, т.е. в рассматриваемомслучае происходит передача от второгомодуля к третьему, так как на выходеэлемента ИЛИ 74 сигнал отсутствует исинхросигнал А поступает через эле-мент И 51 на все элементы ИЛИ 39-42.В противном случае, т.е. при повторном появлении сигнала на шине 17,сигнал А, поступив на счетчик 49,переключает дешифратор 44 с второго45 на третий 46 выходы. При этом формирователь 43 выдает сигнал на элемент ИЛИ 40 и далее на выход 36. Таким образом осуществляют передачуинформации от второго модуля. Блок 43стробирующих сигналов построен так,что после выдачи четвертого сигналасчетчик 49 сбрасывается в состояние,соответствующее появлению сигнала напервом выходе дешифратора 44. Каквидно из схемы блока 1,упри двух иболее заявках на обменс одним модулем в такте работы устройства выборпервой передачи информации произволен, т.е. им может быть любой модуль6-1 из указанного примера, что зависит от предыдущего состояния синхронизирующего блока 1, в частности, отсостояния счетчика 49,Указанный алгоритм переноса информации позволяет за один такт удо13159влетворить одновременно несколько, а в частном случае и все запросы на обмен, при условии, если эти запросы не адресуются к одному модулю. В противном случае возникает конфликтная ситуация, Для определения этой ситуации и реализации нормальной работы устройства связи при ее возникновении используются компараторы 66-69 блока 2, а также элементы 39-43, 44 и 49 Ю синхронизирующего блока 1, позволяющие в этом случае последовательно выполнить обращение к требуемому модулю и тем самым исключить конфликтную ситуацию. Более того, указанный алго ритм работы устройства позволяет избежать эффекта монополизации при любых соотношениях быстродействий модулей, поскольку удовлетворяются все запросы одновременно или последова тельно, а выработка синхросигналов последовательного опроса осуществляется без возврата на начало опроса, т,е. счетчик 49 блока ) синхронизации не устанавливается принудительно 25 внешними сигналами в какое бы то ни было состояние (кроме первоначального сброса).Формула изобретенияУстройство связи для вычислитель- ЗО ной системы, содержащее блок синхронизации, группу блоков памяти и группу блоков сопряжения, причем информационные входы-выходы блоков сопряжения являются информационными 35 входами-выходами устройства, входы- выходы управления передачей инфор 90 6мации блоков сопряжения являются входами-выходами управления устройства, информационные выходы блоков памяти подключены к информационным входам блоков сопряжения, о т л и ч а ю - щ е е с я тем, что, с целью повы 4щения быстродействия устройства, в него введены группа коммутаторов и блок дешифраторов, а блоки памяти выполнены в виде регистров, причем информационные выходы блоков сопряжения группы подключены к информационным входам соответствующих коммутаторов группы и к соответствующим информационным входам блока дешифраторов, выход признака столкновения заявок которого подключен к входу управления режимом блока синхронизации, тактовый выход которого подключен к тактовым входам всех блоков сопряжения группы, выход 1-го,коммутатора группы (1 = 1М, где М - количество модулей в вычислительной системе) подключен к информационным входам всех, кроме 1 с-го, регистров группы, информационные выходы которых подключены к информационным входам соответствующих блоков сопряжения грппы, выходы блока дешифраторов подключены к входам установки направления коммутации соответствующих коммутаторов, выходы разрешения передачи информации блока синхронизации подкпючены к входам опроса соответствующих коммутаторов к входу признака приема информации соответствующего блока сопряжения группы.1315990 Составитель А. Митинловач Техред .Н. Глущенко Корректор А, Зимокосов ктор по делам изобретений и открытий113035, Москва, Ж, Раушская наб.,каз 2365/52 Тираж б 72 Подписно ВНИИПИ Государственного комитета СССР 4/5 роектна оизводственно-полиграфическое предприятие, г. Ужгород