Устройство для измерения частоты

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 2 3 0 13 51) 4 ВСЕОНО" и Л САНИЕ ИЗОБРЕТЕНИ В, В. Иванов ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОРСНОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ ИЗ ель ст во СССР13/00, 1984, МЕРЕНИЯ ЧАСТОТЫ сится к импульс пользоваться в кого управления вышение быстро- Устройство соэлементы И 4, 5 стижения постав(57) Изобретение отноной технике. Может исистемах автоматичесЦель изобретения - подействия и точности.держит триггеры 1-3,дешифратор 6, Для до ленной цели в устройство введены элемент И-НЕ 7, асинхронный делитель 8частоты, интегрирующая цепочка 10,мультиплексор 9, блок 16 формирования четырех импульсных последовательностей опорных частот, образованы новые функциональные связи. В устройстве по сравнению с обычной схемой вычитателя частот получено умножениечастоты выходных импульсов в 4 раза,т.е, на значение количества опорныхчастот Г -Е . Применение мульти"о 1 оплексора с большим числом информационных и управляющих входов позволитреализовать коэффициент умножениябольшей величины. 4 ил,Изобретение относится к импульснойтехнике и может йсПользонаться и системах автоматического управления, например, скоростью двигателя,Цель издбретения - повьппение быстродействия и точности,На фиг, 1 приведена структурнаясхема устройства; на фиг. 2-4 - временные диаграммы, поясняющие его ра"боту, 10Устройство содержит первый, второйи третий триггеры 1-3, первый и вто"рой элементы И 4 и 5, дешифратор 6,элемент И-НЕ 7, асинхронный делитель8 частоты, мультиплексор 9, интегрирующую цепочку 10, первую входную шину 11, выходные шины 12-15 блока 16формирования четырех импульсных последовательностей опорных частот, вторую входную шину 17, выходную шину 18,20Выходы триггеров 1"3 подключены ксоответствующим входам дешифратора 6,первый и второй выходы которого соединены соответственно с первым и вторым входами элементов И 4 и 5.Третий выход дешифратора 6 соединен с третьим входом элемента И 5 иК-входом триггера 3. Четвертый выходдешифратора 6 соединен с третьим входом элемента И 4 и Б-входом триггера 3,Выходы элементов И 4 и 5 подключены соответственно к К-входам триггеров 1 и 2, Счетный вход и выходтриггера 2 соединены с разными входами элемента И-НЕ 7, выход которогоподключен к входу асинхронного делителя 8 частоты на двух триггерах,Два выхода асинхронного делителя8 частоты соединены с входами управ.ления мультиплексором 9, выход кото"рого через интегрирующую цепочку 10соединен со счетным входом триггера 1.Счетный вход триггера 2 подключен 45к входной шине 11, информационныевходы П 1-Э 4 мультиплексора 9 соединены соответственно с выходными шинами12-15 блока 16 формирования четырехимпульсных последовательностей, вход 50которого соединен с второй входнойшиной 17, а выход элемента И-НЕ 7подключен к выходной шине 18.На 1-входы триггеров 1 и 2 подается логическая "1", а на их К-входы 55подается логический "0"В предлагаемом устройстве в качестве источника опорной частоты используется не один, а несколько сигвалов, сдвинутых на фиксированный угол относительно друг друга. Такие сигналы легко получить, используя, например, кольцевые делители частоты, В этом случае исходная эталонная частота, подаваемая на кольцевой де,литель частоты, должна быть вьппе опорной частоты Й н М число раз, где М - коэффициент деления делителя частоты (фиг. 2).В качестве источника опорной частоты используется К источников напряжения, сдвинутых один относительно другого на интервал времение,=Т,/К, при К=4 с,=Т,/4.Один из источников подключен к входу нычитателя частоты, схема которого близка схеме известного устройства, и по мере появления импульсов Й щ источники переключаются в последовательностиПусть в начальном состоянии к входу Й, подключен источник Й, , При совпадении импульсон Й и й (им"оЭ ч пульсы 1 и 2) на выходе схемы формируется импульс 1 которым отключается источник 1 и подключается источник Й к входу 2, При очередном совпадении импульсов й и Е (импульсы 9 и 10) на выходе схемы формируется импульс, которым отключается источник Е и подключается источник й, . При очередном совпадении импульсон (импульсы 17 и 18) на выходе схемы формируется импульс, которым отключается источник й, и подключается источник 2, и т.д.Между периодами трех частот при Т, Т , Т Т, выполняются соотношенияТ=Т. П+(Т. -Т. /К); (1)Т=Т (П+1), (2) где П - число периодов импульсов частоты Г, между двумя импульсами частоты й . Из выражений (1) и (2) следуетП+Т (К) /К; Т=ТП+Т;П=(Т-Т)/Т; Т=Т (Т-Т )/Т +Т, (К)/К; Т=Т/Т, ) Т-Т +Т (К)/К,т(т,/т)=т./К; т =о иГ =1/Т-=К(Г-Е, ) (3)о иИз выражения (3) следует, что коэффициент.умножения частоты равен числу последовательно переключаемых опорных частот.Устройство работает следующим образом.При Г, Г., Г =Г на выходной шинеГ не формируются импульсы, при6 Ы,кэтом асинхронный делитель частоты неменяет своих состояний. На выходемультиплексора при этом подключенодин иэ четырех сигналов 2 -Г,Рассмотрим работу устройства(фиг, 1 и 3) при йГПусть в первоначальном состоянии11=0, Я 2=1, ЯЗ=О, Ц = =1. Приэтом на выход Ц проходит сигналЯ (а, ).С приходом первого импульса Ятриггер 1 опрокидывается в состояние Я=1, по входам дешифратораХ 1=1, Х 2=0, Х 3=1, по выходу У 2=0,И 4=И 5=0, триггеры 1 и 2 опрокидываются в состояние Я=0, С 2=0, По 20входам дешифратора Х 1=0, Х 2=0, ХЗ=О,по выходам У 1-У 4=1.С приходом второго импульса Йтриггер 2 опрокидывается в состояниеЯ 2=1, по входам дешифратора Х 1=0,Х 2=0, Х 3=1, по выходам У 1-У 4=1,С приходом одновременно третьегоимпульса 2,д и четвертого импульсаЕ в устройстве пронсходят сложныепроцессы (фиг. 4). 30Так как мультиплексор инвертируетфронты импульсов, то одновременныйприход импульсов означает совпадениеположительного фронта импульса Е,и отрицательного фронта импульса Й, 35как показано на эпюрах фиг, 4. Положительный фронт импульса Й начинается ранее действия, импульса й . Положительный фронт импульса Г одновременно подается на вход элемента 40И-НЕ 7, на выходе которого формируется отрицательный рабочий Фронт, который поступает на вход асинхронногоделителя частоты, триггеры которогоперебрасываются в состояние Я =Я 0.45При этом вход й, отключается от выхода мультиплексора, к которому подключается инвертированный сигнал1 Сигнал Е, к моменту приходаположительного фронта импульса Е 50имеет потенциал 0 (на выходе Я 1),и подключаемый сигнал Е, имеет йотенциал О . На выходе 11 после пеиреключения режима работы мультиплексора сохраняется сигнал с потенциалом "1", Интегрирующая цепочка 1 Овключена для устранения ложных импульсов по выходу мультиплексдра приего переключениях, Так как длительность переходных процессов мультиплексора измеряется в величинах порядка Т, =50-100 нс, а длительность входных импульсов Й -Г -С - порядка 1-2 мкс, то для устойчивой работы устройства должно сохраниться неравенствоон д ч. (4) которое нетрудно осуществить при больших границах междум иТаким образом. при одновременном приходе импульсов Г, и Г импульс Гне поступает на выход, триггерм 2 ос 1 ается в состоянии Я 2=1, на выходе Гформируется выходной импульс, триггеры асинхронного делителя частоты переключаются в состояние ЧА 1 =Я =О, на выход мультиплексора подключается инвертированный сигнал Г.С приходом 5-го импульса Етриггер 1 опрокидывается в состояние Я=1, по входам дешифратора Х 1=1, Х 2=0, Х 3=1, по выходу У 2=0, И 4=И 5=0, триггеры 1 и 2 переключаются в состояние Я 1=Я 2=0, по входам дешифратора Х 1-ХЗ=О, по выходам У 1-У 4=1,С приходом 6-го импульса й триггер 2 опрокинется в состояние 02=1, состояния остальных элементов схемыне изменятся.С приходом 7-го импульса Е триггер 1 опрокинется в состояние Я=1, по входам дешифратора Х 1=1, Х 2=0, Х 3=1, по выходу У 2=0, И 4=И 5=0, триггеры 1 и 2 опрокинутся в состояние С 1=С 2 О, по входам дешифратора Х 1- -ХЗ=О, по выходам У 1-У 4=1.С приходом 8-го импульса Е триггер 2 опрокинется в состояние Я 2=1, состояния остальных элементов схемы не изменятся.С приходом 9-го импульса йтриг" гер 1 опрокинется в состояние Я=1, по входам дешифратора Х 1=1, Х 2=0, Х 3=1, по выходу У 2=0, И 4=И 5=0, триггеры 1 и 2 опрокинутся в состояние Я=02=0, по входам дешифратора Х 1- -ХЗ=О, по выходам У 1-У 4=1.С приходом 1 О-го импульса Е триггер 2 опрокинется в состояние Я 21, состояния остальных элементов схемы не изменятся.При одновременном приходе 11-го импульса й., и 12-го импульса й, как и в случае одновременного прихода 3 и 4-го импульсов, импульс Е не поступает на выход , триггер 2 остается в состоянии С 2=1, на выходе Й формируется выходной5 20 25 35 40 45 50 55 импульс, трйггеры ассиихронного делителя опрокидываются в состоянияОд =1, Яд =О. На выход мультиплексоА 1ра подключается инвертированный сигнал Е,С приходом 13-го импульса Г,триггер 1 опрокинется в состояние11=1, по входам дешифратора Х 1=1,Х 2=0, Х 3=1, по выходу У 2=0, И 4=И 5=0,триггер 1 и 2 опрокинутся в состояние Я 1=Я 2=0, по входам дешифратораХ 1-ХЗ=О, по выходам У 1-У 4=1С приходом 14-го импульса. триггер 2 опрокинется в состояниеЯ 2=1, состояния остальных элементовсхемы не изменятся,С приходом 15-го импульса Етриггер 1 опрокинется в состояниеЯ=1, по входам дешифратора Х 1=1,Х 2=0, Х 3=1, по выходу У 2=0, И 4=И 5=0,триггеры 1 и 2 опрокинутся в состояние Я 1=ч 2 О, по входам дешифратора Х 1"ХЗ=О, по выходам У 1-У 4=1.С приходом 16-го импульса Етриггер 2 опрокинется в состояниеЯ 2=1, состояния остальных элементовсхемы не изменятся,С приходом 17-го импульса Г.,--13=О.С приходом 18-го импульса й триггер 2 опрокинется в состояние Ц 2.=1,состояния остальных элементов схемыне изменятся.При одновременном приходе 19-гоимпульса Е, и 20-го импульса й импульс Г не поступает на выход Отриггер 2 остается в состоянии Я 2=1,на выходе Й, формируется выходнойимпульс, трйггеры асинхронного делителя опрокидываются в состоянияЧ, =О, ЯА,=1, На выход мультиплексора постуйает инвертированный сигналС приходом 21-го импульса Е Яв-ЧЗ=О.С приходом 22-го импульса Етриггер 2 опрокинется в состояниеЯ 2=1, состояния остальных элементовсхемы не изменятся,С приходом 23"го импульса КЯ 1-(3=0,С приходом 24-го импульса Е триггер 2 опрокинется в состояние С 2=1,состояния остальных элементов схемыне изменятся,С приходом 25-го импульса Е Я- "АЗ=0,С приходом 2 б"го импульса Гтриггер 2 опрокинется в состояние Я 2=1, состояния остальных элементов схемы не изменятся.При одновременном приходе 27-го импульса Г и 28-го импульса Г импульс Г, не поступает на выход Я триггер 2 остается в состоянии С 2=1, на выходе 1 формируется выходной импульс, триггера асинхронного делителя опрокидываются в состояния=1, На выход мультиплексора 41 А 2поступает инвертированный сигнал ГВ. устройстве по сравнению с обычной схемой вычитателя частот получено умножение частоты выходных импульсов в 4 раза, т.е. на значениеколичества опорных частот Е -Е,Применение мультиплексора с большим числом информационных и управляющих входов позволит реализоватькоэффициент умножения большей величины,Коэффициент умножения, необходимый для каждого устройства, обычноопределяется конкретными требованиями к устройству для измерения частоты, диапазону измерения исследуемойчастоты, определяемому выражениемд=Г -Е Чем меньше отношение дй/Г тем большим будет эффектот применения устройства с большимкоэффициентом умноженияФормула изобретенияУстройство для измерения частоты, содержащее первый, Второй и третий триггеры, первый и второй элементы И и дешифратор входы которого соединены соответственно с выходами триггеров, при этом первый выход дешифратора соединен с первыми входами элементов И, второй выход - с вторыми входами элементов И, третий выход - с третьим входом второго элемента И и К-входом третьего триггера, а четвертый выход - с Б-входом третьего триггера и третьим входом первого элемента И, выход которого соединен с К-входом первого триггера, выход второго элемента И соединен с К-входом второго триггера, С-вход которого является первым входом устройства, на 1-входы первого и второго триггеров поданы потенциалы логической единицы, на К-входы этих триггеров - логического нуля, о т л и ч а ю - щ е е с я тем, что, с целью повьппения быстродействия и точности, в него введены элемент И-НЕ, асинхронный1292 1 б 2 Уа /оз ТО ЛО гвму ж 12 % 9 Д ГО 2 Я Г Т Т 7делитель частоты, интегрирующая цепочка, блок формирования последовательностей опорных частот и мультиплексор, информационные входы которого соединены с соответствующими выходами блока формирования последовательностей опорных частот,вход которого является вторым входом устройства, первый вход которого соединен с первым входом элемента 10 И-НЕ, второй вход которого соединен с выходом второго триггера, а выходэлемента И-НЕ соединен с входом асинхронного делителя частоты, первый ивторой выход которого соединены соответственно с первым и вторым входами управления мультиплексора, выход которого через интегрирующуюцепочку соединен с С-входом первоготриггера, при этом выходом устройства является выход элемента И -- НЕ.едоро орре н одписно комитета СС и открыт ская наб 113035, М д. 4 Производственно-полиграфическое предприят ие, г. жгород, ул, Проектная, 4У аказ 285/57. ВНИИПИГосу елам оскв Тирам 902 рственног зобретенииЖ, Ра