Дискретный умножитель частоты повторения импульсов

72) Авторы иэобрете Аспишев и Г, В, Львов(54) ДИСКРЕТНЫЙ УМНОЖИТЕЛЬ ЧАСТОТ ПОВТОРЕНИЯ ИМПУЛЬСОВИзобретение относится к радиотехнике, в Недостатком этого устройства является нечастности к цифровой измерительной технике иравномерность выходных импульсов. Это объможет быть применено в целях преобразованн ясияется тем, что код преобразованного сигналасигналов для повышения быстродействия в об. первого счетчика не является кратным коду пеласти низких частот.5риода входного сигнала, Вторым недостаткомявляется то, что код на выходе преобразоватеИзвестен дискретный умножитель частоты ля, отличный от начального, представляет собойимпульсов, содержащий устройство, к которому не что иное, как дополнительныйкод, и поэтопоступают входные сигналы, и генератор эталон. му, естественно, с увеличением частоты входноного сигнала. Первый счетчик устройства исполь- го сигнала частота выхоцного сигнала будетзуется для подсчета числаэталонных сигналов уменьшаться,генератора, поступающих в каждый период вход- Из известных устройств наиболее близкимных сигналов, Оно также содержит устройство по технической сущности является дискретныйдля непрерывного преобразования каждого иэ умножитель частоты, выполненный по двухтакт.входных цифровых сигнапов счетчика импуль- ной схеме и содержащий входной формирова.35сов в отличное от начального преобразованное тель, соединенный с управляющим триггером,число. Второй счетчик импульсов используется двоичный умножитель, состоящий иэ счетчика,для подсчета числа эталонных сигналов генерато группы схем совпадения и схемы ИЛИ, два устра, поступающих в каждый период выходных ройства квантования, состоящих из управляюще.сигналов. Компаратором устройства определяет. го ечетчйка, вход которого соединен с выходомся период выходного сигнала при сравнении сиг. ключа, а выход - с входом устройства автома.нала второго счетчика и преобразованного сиг- тического изменения частоты квантования, вхонала первого счетчика, хранящегося в устрой- .ды которого через делитель частоты импульсовстве памяти, 11; подключены к выходу управляемого генератора опорной частоты, две группы схем совпадения со схемами ИЛИ на выходе, ключи, схемы ИЛИ и устройство вычитания, состоящее из триг. гера и ключа, один вход которого соединен с выходом упомянутого триггера, причем потев.циальные входы двух групп схем совпадения . подключены к выходам разрядов управляющих счетчиков, а импульсные - к выходам разрядов ,счетчика двоичного умножителя, входом соеди ненного с выходом ключа устройства вычитания, 1 О второй вход которого и один вход триггера устройства вычитания через одну дополнительную схему ИЛИ и дополнительные ключи соединен с выходом устройства автоматического изменения частоты квантования, а другой вход триггера уст , ройства вычитания подключен к выходам схемИЛИ двух групп схем совпадения через вторуюдополнительную схему ИЛИ и вторые дополни.тельные ключи, управляющие входы которых,а также управляющие входы первых дополнителыных ключей соединены с выходом управляющеготриггера 2.Недостатком этого технического решения явля. ется неравномерность последовательности выходных импульсов и его относительная сложность,Цель изобретения - расширение частотного диапазона и получение равномерности импульсов выходной последовательности.Поставленная цель достигается тем, что в дискретный умножитель частоты повторения импуль сов, содержащий входной формирователь импульсов, выход которого соединен со входом управля ющего триггера, ключи, первый вход каждого из которых соединен с одним из выходов управляющего триггера, два управляющих счетчика им- . З 5 пульсов, к первым входам каждого из которыхподключен выход соответствующего блока сбро.са, вход каждого из которых соединен с соответ.ствующим выходом управляющего триггера, ко вторым входам - выходы соответственно, первого 4 Ои второго клюсгй, а выходы всех разрядов управляющих счетчиков импульсов соедннены с первыми группами входов соответственно первого и второго блоков совпадения, ко вторым группам входов которых подключены, выходы каждого раз. 45ряда умножающего счетчика, а к выходам черезсоответственно третий и четвертый ключи подклю.чены входы элемента ИЛИ, и делитель частоты,вход которого соединен с выходом управляемогогенератора опорной частоты, введены дополнительный блок сброса, выход которого подключен ковходу умножающего счетчика импульсов, первыйи второй входы соединены с выходами управля.ющего триггера, а третий - подключен к выходу элемента ИЛИ, при этом вход управляемогогенератора опорной частоты соединен с выходомвходного формирователя импульсов, выход под.ключен к одному из входов умножающего счет. чика импульсов, а выход делителя частоты через первый и второй ключи соединен со входами соответствующих управляющих счетчиков импульсов.Сущность изобретения поясняется чертежом, где изображена структурная электрическая схе. ма дискретного умножителя частоты повторения импульсов.Он состоит тз формирователя 1, на вход ко. торого поступают импульсы входной частоты, Выход формирователя подключен ко входу уп.равляющего триггера 2, Один из потенциальных выходов триггера 2 управляет работой первого и четвертого ключей 3 и 4 и подключен ко входу пе"вого блока сброса 5 Другой потенциаль. ный выход управляющего триггера управляет работой второго и третьего ключей б и 7 и подключен ко входу второго блока сброса 8, Все эти устройства управляют работой двухтактного ум. ножителя, который состоит из двух управляющих счетчиков 9 и 10 импульсов, умножающего счет. чика 11 импульсов и двух блоков совпадения 12 и 13. Выходные сигналы которых через третий и четвертый ключи 4 и 7 поступают на вхо. ды элемента ИЛИ 14, выход которого является выходом всего устройства и одновременно подключен ко входу дополнительного блока сбро. са 15, который устанавливает умножающий счет. чик 11 импульсов в исходное состояние. Все блоки сброса подклачены к установочным входам счетчиков импульсов и устанавливают последние в исходное состояние, Выход управляющего генератора опорной частоты 1 б подключен ко входу умножающего счетчика 11 импульсов и ко входу делителя 17 частоты. Выход делителя 17 подключен через первый и второй ключи 3 и б ко.входам управляющих счетчиков 9, 10 импульсов.Работает дискретный умножитель частоты следующим образом.Входной сигнал поступает на формирователь 1, с выхода которого сформированный сигнал поступает на счетный вход управляющего триггера 2 и на вход управляемого генератора опорной частоты 16, частота которого изменяется пропорционально частоте входных сигналов. . С выхода управляемого генератора опорной частоты сигнал в виде опорной частоты поступает на делитель 17 и на вход счетчика 11, а частота с выхода делителя 17 через ключи 3, б - на вход управляющих счетчиков 9 и 10, в зависи. мости от состояния управляющего триггера 2. Счетчик 9 и 10 и 11 имеют равное количество разрядов, но поскольку счетчик умножителя 11 считает импульсы опорной частоты с управляемо. : го генератора опорной частоты 16, а управля. юшие счетчики 9 или 10 считают импульсы с выхода делителя 17, то на умножающем счетчике11 тот же код числа, что и на управляющем счетчике 9 или 10) запишется за интервал времени в й раэ меньший, чем на управляющем счетчике 9 (или 10), где й - коэффициент де.ления делителя частоты 17, Предположим, что в исходном состоянии управляющий триггер 2 установился в такое состояние, что открыты ключи б и 7. С приходом импульса входной частоты ключи б, 7 закроются, а ключи 3. 4 откроются, В момент перехода управляющего триггера 2 в 10 новое состояние схема сброса 6 выработает им.пульс и установит управляющий счетчик 9 в исходное состояние, После открывания ключа 3 на вход управляющего счетчика 9 поступит час. гота управляемого генератора опорной частоты16, поделенная делителем частоты 17. С прихо.дом следующего импульса входной частоты управляющий триггер 2 изменит свое состояние, блоки сброса 5 и 15 своим импульсом устано.вят управляющий счетчик 10 и умножающий 20. счетчик 11 в исходное состояние, закроются ключи 3, 4 и откроются ключи б, 7, За время между импульсами входной частоты в управляющем счетчике 9 запишется определенный код, он выполняет в дальнейшем роль оперативного запоминающего устройства, код которого непрерывно сравнивается с кодом умножающего счетчика 11 с помощью блока совпадения 12. В момент равенства кодов с выхода блока совпадения 12 через ключ 7 и элемент ИЛИ 14 на вы.ход устройства проходит выходной импульс, Одновременно этот импульс поступает на блок сброса 15, который устанавливает умножающий счетчик 11 в исходное состояние, Этот цикл повторяется и раэ, В это же время в управляющий 35 счетчик 10 записывается код. С приходом следующего импульса входной частоты управля.ющие счетчики 9 и 10 меняют свои функции и вступает в работу блок совпадения 13, Процесс повторяется.Данное решение позволяет расширить частот.ный диапазон схемы умножения частоты и цолучить на выходе равномерную последовательность выходных импульсов, что особенно важно для.применения данного устройства в качестве синхронизатора. Кроме того, данное изобретение позволяет получить более высокую точность умножения. Это объясняется тем, что опорная частота меняется пропорционально входной частоте50 и относительная длительность периода опорнои частоты на которую возможна ошибка, практически остается постоянной во всем диапазоне умножаемых частот. Это же приводит к тому, .что код двоичного умножителя, записанного в управляющих счетчиках 9, 10 остается практически постоянным во всем диапазоне умножа. емых частот. Величина опорной частоты выбира. ется из заданной точности умножения, а объем счетчиков таким, чтобы они были максимально заполнены, но не переполнились. Данное устрой. ство позволяет при заданной точности существенно сократить объемы счетчика,Формула изобретенияДискретный умножитель частоты повторенияимпульсов, содержащий входной формировательимпульсов, выход которого соединен со входомуправляющего триггера, ключи, первый входкаждого из которых соединен с одним из выхо.дов управляющего триггера, два управляющихсчетчика импульсов, к первым входам каждогоиз которых подключен выход соответствующегоблока сброса, вход каждого из которых соеди.нен с соответствующим выходом управляющеготриггера, ко вторым входам - выходы соответственно первого и второго ключей, а выходы всехразрядов управляющих счетчиков импульсов со.единены с первыми группами входов соответственно первого и второго блоков совпадения,ко вторым группам входов которых подкдюче.ны выходы каждого разряда умножающегосчетчика, а к выходам через соответственно третий и четвертый ключи подключены входы элемента ИЛИ, и делитель частоты, вход которогосоединен с выходом улравля 1 ощего генератораопорной частоты, о тли чающий си тем,что, с целью расширения частотного диапазонаи получения равномерности импульсов выходной последовательности, в него введен дополни.тельный блок сброса, выход которого подключен ко входу умножающего счетчика импульсов, первый и второй, входы соединены с выхо.дами управляющего триггера; а третий - подключен к выходу элемента ИЛИ, при этом вход уп.равляемого генератора опорной частоты соединен с выходом входного формирователя импульсов, выход подключен к одному из входов умножающего счетчика импульсов, а выход делителя частоты через первый и второй ключи соединен со входами соответствующих управляющихсчетчиков импульсов,Источники информациипринятые во внимание при экспертизе .1, Патент США У 3970954, кл. Н 03 В 19/00,1975,2. Авторское свидетельство СССР Ио 375783,кл. Н 03 К 13720, 1974 (прототип).692065 Составитель О. МитрофаноТехред Л.Алферова Корректор М. Селехм Редактор Д. Мепури Подписное Тираж 1060ОНИИПИ Государственного комитета СССпо делам изобретений н открытий113035, Москва, Ж.35, Раугпская наб., д. каэ 6239/