Устройство для передачи и приема цифровой информации

ОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСКИРЕСПУБЛИН 19) (111(51) 4 Н 04 1. 25/ НИЕ ИЗОБРЕТЕНИЯ о СССР1975.СССР1979. И ПРИЕ СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВТОРСМОМУ СВИДЕТЕПЬСТ(56) Авторское свидетельстР 559409, кл. Н 04 1. 5/22,Авторское свидетельствоР 824464, кл. Н 04 1, 5/22,54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЦИФРОВОЙ ИНФОРМАЦИИ128561 И 25,28,29,30, триггер 27. Блок сравнения 24 сравнивает код приоритета данного устр-ва и код приоритета устр-ва, занявшего магистраль. При совпадении кодов производится установка ФС 12 первой ветви в нулевое состояние. Если код приоритета устрва, занявшего магистраль, выше кода приоритета данного устр-ва, содержимое ФС 12 увеличивается на единицу. Введение блоков 4,6,9,10,11,22,23,24,26 и 27 позволяет осуществлятьподключение устр-в к магистрали обмена сразу после поступления запроса на подключение при наличии свободной магистрали, а также регламентировать очередность подключения абонентов. 2 з.п. ф-лы, 1 ил.Изобретение относится к областиради 6 техники и может найти применение при построении сетей передачиданных.Целью изобретения является повышение быстродействия,На чертеже изображена структурноэлектрическая схема устройства.Устройство содержит передатчик 1,приемник 2, генератор 3 тактовьм импульсов, блок 4 подключения, блок 5управления, элемент 6 задержки, первый преобразоватль 7 кода, первыйэлемент ИЛИ 8, второй элемент ИЛИ 9,второй преобразователь 10 кода, третий элемент ИЛИ 11, формирователь 12сигналов и элемент И 13 первой ветви,формирователь 14 сигналов и элементИ 15 второй ветви, формирователь 16сигналов и элемент И 17 третьей ветви, формирователь 18 сигналов и элегмент И 19 четвертой ветви, формирователь 20 сигналов и элемент И 21пятой ветви, блок 22 памяти, регистр 23, первый блок 24 сравнения,25первый элемент И 25, второй блок 26сравнения, триггер 27, второй элемент И 28, третий элемент И 29 и четвертый элемент И 30, причем блок 4подключения содержит первый триггер З 031, первый элемент И 32, второй триггер 33, второй элемент И 34, элементэквивалентности 35, третий элементИ 36, третий триггер 37 и четвертыйтриггер 38, а блок 5 управления содержит первый элемент И 39, делитель40, первый счетчик 41,второй счетчик42, второй элемент И 43, регистр 44,третий элемент И 45, третий счетчик46, инвертор 47, триггер 48 и одно Цвибратор 49. 2Устройство для передачи и приема цифровой информации рабОтает следующим образом.В начальный момент производится установка в нулевое состояние первого, второго и четвертого триггеров 31, 33 и 38, в единичное состояние третьего триггера 37 блока 4 подключения, в нулевое состояние триггера 48, делителя 40 первого, второго и третьего счетчиков 41;42 и 46 и регистра 44 блока 5 управления, в нулевое состояние первого и второго преобразователейи 10 кодов, триггера 27, а в формирователь 20 сигналов и формирователь 12 сигналов записываются код адреса устрой" ства и код приоритета данного устройства на подключение к магистрали обмена, причем старший бит кода приоритета всегда единичный (данные цепи начальной установки не показаны).В формирователь 14 сигналов записывает" ся код приемного устройства, в который необходимо передать сообщение,; в формирователь 16 сигналов - код "Длина массива", который записывается в формирователь 18 сигналов. После записи этой информации на вход блока 4 подключения поступает запрос на подключение устройства к магистрали обмена.При этом в блоке 4 подключения четвертый триггер 38 устанавливается в единичное состояние, В момент установки четвертого триггера 38 в еди яичное состояние при нулевом состоянии первого триггера 31 код приоритета из формирователя 12 сигналов через элемент И 13, первый элемент ИЛИ 8, а также синхрокод переписы;., 1285614вается в первый преобразователь 7кода импульсом, Аормируемым на выходе первого элемента И 32. Наличиеединичного потенциала на первом входе второго триггера 33 позволяет первым тактовым импульсом с выхода генератора 3 тактовых импульсов, поступившим на второй вход второготриггера 33 после установки четвертого триггера 38 в единичное состояние, установить второй триггер 33также в единичное состояние, приэтом с выхода первого преобразователя 7 кода через второй элементИ 34, передатчик 1 в общую магистраль начинает поступать единичныйбит старшего разряда кода приоритета на подключение данного устройства к общей магистрали, передним Аронтом которого первый триггер 31 вовсех устройствах, подключенных к магистрали, устанавливается в единичное состояние и разрешает прохождение тактовых импульсов в блоки 5управления через первый элемент И 39,делитель 40, на вход первого счет-чика 41 во всех устройствах, подключенных к магистрали. Таким образом, после поступле ния единичного бита в общую магистраль во всех устройствах начинается счет тактовых импульсов делителя 40 первым счетчиком 41, определяющим время нахождения одного бита, вторым счетчиком 42, определяющим время нахождения одного байта сообщения в общей магистрали, В случае одновременного поступления запросов в нескольких устройствах при 40 наличии свободной магистрали последовательность бит кодов приоритетов абонентов начинает поступать в общую магистраль одновременно из нескольких устройств, при этом в об щей магистрали устанавливается результирующий потенциал МОНТАЖНОЕ ИЛИ. С помощью элемента эквивалентности 35 в блоке 4 подключения осуществляется сравнение бита, переда ваемого данным устройством в магистраль, и бита, который в данный момент находится в общей магистрали. Время распространения переднего Аронта каждого бита в магистрали, а так же время переходных процессов во входных цепях учитывается первым счетчиком 41, на первом выходе которого формируется импульс через промежуток времени, который выбираетсянесколько большим переходных процессов в магистрали и во входных цепях устройств. Если потенциал бита, передаваемого данным устройством, совпадает с потенциалом в общей магистрали, то на выходе элемента эквивалентности 35 формируется единичный потенциал, который поступает через третий элемент И 36 на первый вход третьего триггера 37, записывается в данный триггер импульсом, формируемым на втором выходе первого счетчика 41, и разрешает данному устройству выдачу следующего бита кода приоритета в общую магистраль через второй элемент И 34 блока 4 подключения к магистрали. Выдача следующих бит кода приоритета осуществляется сдвигом информации в первом преобразователе кода импульсом с первого выхода первого счетчика 41 блока 5 управления, при этом второй счетчик 42 подсчитывает данные импульсы.Если в момент формирования импульса на втором выходе первого счетчика 41 на выходе элемента эквивалентности 35 имеет место нулевой потенциал, то в данный момент в магистрали выдается код приоритета другого устройства, имеющего более высокий потенциал бита в данном разряде, т.е. более высокий приоритет на подключение, поэтому дри формировании нулевого потенциала на выходе элемента эквивалентности 35 третий триггер 37 устанавливается в нулевое состояние, самоблокируется через третий элемент И 36 и запрещает выдачу следующих младших бит кода приоритета в устройстве. Если потенциалы всех бит кода приоритета, выдаваемого в магистраль устройством, в первом такте совпадают с потенциалами бит в магистрали в моменты формирования импульсов на втором выходе первого счетчика 41, то третий триггер 37 после первого такта остается в единичном состоянии. Это означает, что данное устройство имеет самый высокий приоритет на подключение и является единственным, подключенным к магистрали, которое в дальнейшем передает в магистраль адрес приемного устройства, код длины массива, массив данных. Кроме того, во всех устройствах,подключенных к магистрали, импуль 5 12856сами, формируемыми на втором выходепервого счетчика 41, осуществляютсязапись и сдвиг принимаемой из магистрали информации во втором преобразователе 10 кода. В момент окончания первого такта на первые входыпервого блока 24 сравнения поступаеткод приоритета данного устройства,а на вторые входы - код приоритета устройства, занявшего магистраль. 10Кроме того, в момент окончания первого такта на первый вход регистра44 поступает импульс с выхода второго счетчика 42, что приводит к Формированию единичного потенциала на 15одном выходе регистра 44 и нулевого на другом выходе. При совпадениикодов на входах первого блока 24 сравнения перепадом с второго выхода регистра 44 производится установка формирователя 12 сигналов первой ветвив нулевое состояние, а в случае, когда код приоритета устройства, занявшего магистраль, выше кода приоритета данного устройства, импульсом с второго выхода регистра 44осуществляется увеличение содержимого формирователя 12 сигналов первойветви на единицу. Таким образом, устройство-источник сообщения для последующих передач информации имеет наименьший приоритет, устройства, в кокоторых приоритет ниже подключенного,увеличат его на единицу, устройства,у которых в данный момент нет запросов на подключение, но приоритет наподключение выше подключенного устройства, оставят свой приоритет безизменения,Во втором такте при наличии единичного потенциала на выходе регистра 44 в устройстве - источнике сообщения (третий триггер 37 находится в единичном состоянии) - импульсы с выхода второго счетчика 42, задержанным элементом 6 задержки производится запись в первый преобразователь 7 кода через элемент И 15, элемент ИЛИ 8 кода адреса приемного уст рбйства с выходов Формирователя 14 сигналов второй ветви, В течение второго такта устройство - источник сообщения выдает в магистраль обмена код адреса приемного устройства, а во всех устройствах осуществляются прием бит данного кода и их запись во второй преобразователь 10 кода импульсами с второго выхода первого 14 6счетчика 41. В момент окончания вто. рого такта во всех устройствах во втором преобразователе 10 кода формируется код адреса устройства - приемника информации, который поступает на второй вход первого блока 24 сравнения, на первый вход которого в данном такте через элемент И 21, элемент ИЛИ 11 с выхода формирователя 20 сигналов поступает свой адрес. При совпадении кодов на выходе первого блока 24 сравнения формируется единичный потенциал, который в момент окончания второго такта записывается в триггер 27. Установка триггера 27 в единичное состояние характеризует данное устройство как приемник сообщения из магистрали и определяет его дальнейшую работу в следующие такты.В третьем такте устройство - источник сообщения выставляет в магистраль обмена код длины массива, который во всех устройствах, подключенных к магистрали обмена, в том числе в источнике и приемнике в конце третьего такта записывается в регистр 23, а на выходе регистра 44 формируется единичный потенциал, который разрешает поступление импульсов с выхода второго счетчика 42 через третий элемент И 45 на входы третьего счетчика 46 на время передачи массива данных. После формирования единичного потенциала на выходе регистра 44 устройство - источник сообщения начинает выдавать в магистраль массив данных, причем в данном устройстве адреса формирователя 12 сигналов, в котором записан массив данных, определяются кодом третьего счетчика 46, который изменяется после передачи в магистраль каждого слова данных. Устройство - приемник сообщения осуществляет прием массива данных и запись данного массива в блок 22 памяти, адреса которого также определяются третьим счетчиком 46. Остальные устройства следят за обменом информацией между источником и приемником, однако не записывают ее в блок 22 памяти, так как триггер 27 находится в нулевом состоянии, Когда передача массива данных закончится, коды на выходах третьего счетчика 46 и на выходах регистра 23 совпадают. При этом на выходе второго блока 26сравнения сформируется единичныйпотенциал, который осуществит установку во всех устройствах в исходноесостояние второго и третьего триггеров 33 и 37 третьего счетчика 46,регистров 44 и 23 второго. преобразователя 10 кода, а в устройстве -источнике сообщения, кроме того,установку четвертого триггера 38 внулевое состояние, так как на пер- Ювом входе данного триггера присутствует единичный потенциал с выходатретьего триггера 37. Синхронизацияцепей, задающих временные интервалыво всех устройствах в процессе передачи массива данных, осуществляется следующим образом. Вся информация (приоритет, код адреса приемника, длины массива, массив данных)передаются в магистраль тактами, Осостоящими из(например, 1=8) импульсов (бит), однако емкость второго счетчика 42 равна 1+2, что позволяет формировать импульсы на выходевторого счетчика 42 в момент подсчета +2 импульсов с выхода первогосчетчика 41.В моменты подсчета 1+1 и 1+2 импульсов на выходе второго счетчика42 во всех устройствах формируется 30строб-сигнал, который поступает навход триггера 48. Во время +1 импульса устройство - источник сообщения выдает в магистраль единичныйимпульс, а во время +2 импульса -нулевой, Это позволяет сформироватьв магистрали обмена перепад во времяформирования центра строб-импульсана выходе второго счетчика 42. В каждом устройстве данным перепадом произОводится установка триггера 48 в единичное состояние, а на выходе одновибратора 49 формируется короткийимпульс, который устанавливает делитель 40 и триггер 48 в нулевое состояние и исключает накопление рассогласования фаз частот генераторов 3тактовых импульсов.Преимущества устройства заключаются в том, что появляется возможность осуществлять подключение устройств к магистрали обмена сразупосле поступления запроса на подключение при наличии свободной магистрали. Это позволяет увеличить быстродействие устройства передачи информации.Кроме того, в устройстве регламентируется очередность подключения абонентов при однОвременном поступлении запросов за счет исключения возможности одновременного подключения абонентов и динамического изменения приоритетов на подключение.Применение предлагаемого устройства позволяет осуществлять надежный обмен информацией для абонентов, расположенных на значительном расстоянии друг от друга, так как выход из строя и отключение одного из устройств не влияет на работу других эФормула изобретения1. Устройство для передачи и приема цифровой информации, содержащее передатчик, приемник, элемента И, последовательно соединенные генератор тактовых импульсов, блок управления и первый преобразователь кода, и пять ветвей, каждая из которых состоит из последовательно соединенных формирователя сигналов и элемента И, причем выходы элементов И первых четырех ветвей подключены к входам первого элемента ИЛИ, выход которого подключен к второму входу первого преобразователя кода, а второй,третий, четвертый и пятый выходы блока управления подключены к вторйм входам элементов И первых четырех ветвей, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, введены блок подключения, последовательно соединенные элемент задержки и второй элемент ИЛИ, последовательно соединенные третий элемент ИЛИ, первый блок сравнения и триггер, последовательно соединенные регистр и второй блок сравнения и последовательно соединенные второй преобразователь кода и блок памяти, второй вход которого соединен с выходом первого элемента И, выход передатчика подключен к первому входу второго преобразователя кода, второму входу блока управления к первому входу блока подключения, первый, второй и третий выходы которого подключены соответственно к входу приемника, второму входу второго элемента ИЛИ и третьему входу блока управления, шестой выход которого подключен к второму входу второго преобразователя кода и второму входу блока подключения, третий и чет1285614 ВНИИПИ Заказ 7511/58 Тираж бз Подписное Произв,"полигр. пр-тие, г. Ужгород, ул. Проектная, 4 вертый входы которого соединены свыходами соответственно генераторатактовых импульсов и первого преобразователя кода, третий вход которогосоединен с выходом второго элемента ИЛИ, четвертый выход блока подключения подключен к первому входувторого элемента И и третьим входамэлементов И второй, третьей и четвертой ветвей, второи выход блока управ- Оления подключен к первым входам тре-.тьего и четвертого элементов И, выходы которых подключены к входамформирователя сигналов первой ветви,третий выход блока управления подключен к второму входу элемента Ипятой ветви и второму входу триггера, четвертый выход блока управленияподключен к первому входу регистра,второй вход которого соединен с первым входом блока памяти и вторым входом первого блока сравнения, первыйи второй выходы которого подключенык вторым входам соответственно третьего и четвертого элементов И, пятый выход блока управления подключен к вторым входам первого элементаИ и второго элемента И, выход которого подключен к входу формирователя сигналов четвертой ветви, седь- ЗОмой выход блока управления подключен к входу элемента задержки и второму входу блока памяти, восьмойвыход блока управления подключен ктретьим входам первого и второго эле- З 5ментов И и второму входу второго блока сравнения, выход которого подключен к третьему входу второго преобразователя кода, четвертому входублока управления и пятому входу блока подключения, а выходы элементовИ первой и пятой ветвей подключенык входам третьего элемента ИЛИ. 2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок подключения выполнен в виде последовательно соединенных первого триггера, первого элемента И, второго триггера, второго элемента И, элемента экви валентности, третьего элемента И, третьего триггера и четвертого триггера, выход которого подключен к второму входу первого элемента И, пер" вый вход первого триггера и второй вход элемента эквивалентности объединены и являются первым входом блока подключения, вторым, третьим и четвертым входами которого являются вторые входы соответственно третьего триггера, второго триггера и второго,элемента И., вторые входы первого и четвертого триггеров и третьи входы второго и третьего триггеров объединены и являются пятым входом блока подключения, первым, вторым и третьим выходами которого являются соответственно выходы второго и первого элементов И и второй выход первого триггера, а выход третьего триггера подключен к второму входу третьего элемента И, третьему входу второго элемента И и является четвертым выходом блока подключения.3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок управ" ления выполнен в виде инвертора и последовательно соединенных первого элемента И, делителя, первого счетчика, второго счетчика, второго элемента И, регистра, третьего элемента И и третьего счетчика, последователь" но соединенных триггера и одновибратора, выход которого подключен к второму входу делителя и первому входу триггера, второй вход которого соединен с вторым выходом второго счетчика, первый выход которого подключен к второму входу третьего элемента И, второй вход и выход регистра соединены соответственно с вторым входом третьего счетчика и входом инвертора, выход которого подключен к второму входу второго элемента И, первый и второй входы первого элесмента И, третий вход триггера и второй вход регистра являются соответственно первым, третьим, вторым и четвертым входами блока управления, первым, вторым, третьим, четвертым пятым, шестым, седьмым и восьмым выходами которого являются соответственно первый выход первого счет" чика, второй, третий, четвертый и первый выходы регистра, второй выход первого счетчика, первый выход второго счетчика и выход третьего счетчика.