Матричный коммутатор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 801274143 Д 1)4 Н 03 К 17/О ОПИСАНИЕ ИЗОБРЕТЕНИЯ Т Н АВТОРСКОМУ СВИ отехнический ов й ио СССР О, 1982, ПБИС для фонем. ника, 19 ль 17 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(46) 30. 11.86. Бюл. У (71) Таганрогский рад институт им. В.Д, Кал (72) Л,Г. Краснопольс (53) 621.382(088,8) (56) Авторское свидет Р 1075409, кл, Н 03 КМакаревич О.Б. и д коммутационных систем Зарубежная электронна Ф 15, с, 62.(57) Изобретение относится к областиэлектронной коммутационной техники,может быть использовано в автоматике, связи и вычислительной технике.Цель изобретения - повышение надежности работы путем обнаружения и исправления ошибок. Устройство содержит в вертикальных 17 и п горизонтальных 16 коммутируемых шин, в каждой точке пересечения которых расположен коммутационный элемент, состояший из Р-триггера 2 и транзисторно1274143 1000110 0100111 0010101 000101 го ключа 3. В каждую строку матрицывведено Е дополнительных коммутационных элементов, Еп-входовых сумматоров 10 по модулю два, блок 11 преобразования кода адреса выхода,блок 12 выработки синдрома, дешифраИзобретение относится к электрон. ной коммутационной технике, может быть использовано в автоматике, связи и вычислительной технике и предназначено для реализации в виде ингегральной схемы.Цель изобретения - повышение надежности работы коммутатора путем обнаружения и исправления ошибок.На фиг. 1 приведена структурная схема матричного коммутатора на КМОП транзисторах; на фиг, 2-4 - функциональные схемы блоков коммутатора на четыре входаи четыре выхода.Коммутатор состоит из матрицы коммутационных элементов(фиг. 1), каждый коммутационный элемент состоит из 0-триггера 2 и транзисторного ключа 3. Имеется дополнительная матрица коммутационных элементов 4, каждый из которых состоит из Р-триггера 5 и транзисторного ключа 6. Транзистор 7 служит для формирования логического нуля на выходе закрытого ключа 6. В состав устройства входят дешифратор 8 выбора строки, дешифратор 9 выбора столбца, три 4-входовых сумматора 10 по модулю два, блок 11 преобразования кода адреса выхода (ПКАВ), блок 12 выработки син дрома выходного кода коммутатора (БВС), дешифратор 13 синдрома и четыре 2-входовых логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14. Входы ключей 3 и Ь в строках матриц коммутационных элементов 1 и 4 объединены с помощью горизонтальных коммутируемых шин 15, Кроме того, в строках матрицы коммутационных элементов 1 П-входы 0-триггеров 2 и в строках дополнительной матрицы коммутационных элементов 4 С-входы 11-триггеров 5 объединены горизонтальными тор 13 синдрома и четыре двухвходовых логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, что позволяет повысить надежность работы устройства и повысить устойчивость к отказам отдельных элементов устройства. 1 ил. 1 управляющими шинами 16. В столбцахматрицы коммутационных элементов 1объединены выходы ключей 3 вертикальными коммутируемыми шинами 17 и объ единены С-входы 0-триггеров 2 вертикальными управляющими шинами 18, Встолбцах дополнительной матрицы коммутационных элементов 4 объединеныР-входы 0-триггеров 5 вертикальнымиуправляющими шинами 9, обозначенныеР , Р , Р , а выходы всех транзисторов 7 каждого столбца подключены ксоответствующим входам сумматоров 10по модулю два. Входы блока 11 ПКАВподключены к адресным входам 20 дешифратора 9 выбора столбцов, обозначенным символами а, а . Выходы блока 11 преобразования подключены к со-.ответствующим шинам 19.20 Вертикальные коммутируемые шины 17,обозначенные Б , У , П , 1 и выходыЭсумматоров 10, обозначенные Ч , ЧЧз, подключены к входам блока 12 выработки синдрома кода. Выходы блока 12, обозначенные Б, Б , Б , подгфключены к входам дешифратора 13 .синдрома. К первым входам логических элементов 14 подключены выходы дешифра 30 тора 13, а к вторым входам логических элементов 14 подключены вертикальные коммутируемые шины 17. Выходы логических элементов 14 являютсявыходами коммутатора,35 Коммутатор работает следующим образом,Пусть порождающая матрица (С,линейного избыточного кода имеет вид 40.а проверочная матрица НЗ1 1 1 ОО Он= ооо0 1 0 0 1 1 1Входной двоичный вектор А =А, А,А , А ) на горизонтальных шинах 15 (фиг, 1) преобразуется коммутационной матрицей в выходной двоичный вектор Ц на вертикальных шинах 17. Это преобразование можно представить опе 10ратором коммутации К 1, который имеет в каждом столбце и в каждой строке только одну единицу, например001010000100О О О 1Тогда выходной вектор Ц можно представитьЦ = А АК.20 Чтобы выходное слово избыточного кода ЦЦ Ц Ц Ч, Ч Ч 1 удовлетворяло проверочному соотношениюц,ч 1 " н 1= о,необходимо, чтобы оно удовлетворяло25следующему уравнениюй,ч 3 = й С 1, (3) Но для того, чтобы обнаружить ошибки, произошедшие в коммутаторе, нужно, чтобы проверочные разряды избыточного кода зависели только от входного вектора А. Подставив (2) в (3) получимц,ч 3 = А к 3 СЗ (4) Учитывая, что матрицу С можно пред ставить в виде единичной матрицы1 и матрицы Р- С 1:1 /Р 1, уравнение(4) распадается на два соотношенияЦ = Ас СК (5)ц = АК Р)= А "КР 1 (6) 4 О Умножение матрицы (Р на матрицу К 3 эквивалентно перестановке строк матрицы 1 Р 1 следующим образом:строкаР 3 попадает на место 3 стро- ф 5 ки в матрице КР, если в 1 строке К 1 единица стоит в 3 столбце. Необходимо, чтобы устройство, реализующее умножение вектора А на матрицуКР 1, функционировало независи О мо от коммутационной матрицы. В этом случае ошибка, появившаяся в векторе Ц, будет обнаружена после умножения на проверочную матрицу 1 Н 3Я = ц,Ч 1 Н 1, 55 а синдром Я укажет на позицию ошибочного бита Ц. Исправление ошибочного бита производится инвертированием с помощью логического элемента ИСКЛЮЧАБЦЕЕ ИЛИ 4 (фиг, 1),П р и м е р установления соединений и передачи коммутируемой информации без ошибки и с ошибкой.Допустим, необходимо соединить входы под номерами 1, 2, 3 и 4 с выходами соответственно под номерами 3, 1, 2 и 4, т.е. оператор коммутации имеет вид (1). Установление соединений происходит следующим образом,На входы дешифратора 8 (фиг. 1) после,довательно поступают коды номеров входов и последовательно выбираются шины 16 (с верхней по нижнюю). Одновременно на адресные входы 20 поступают соответствующие коды номеров выходов. При этом выбирается одна из шин 18, а на шины Р , Р и Р из блока 1 ПКАВ поступают коды, соответствующиестроке матрицыР 3, где д номер выхода, соединяемого в данный такт настройки переключателя. Таким образом, в каждый такт настройки информация записывается в выбранный столбец основной матрицы коммутационных элементов 1 и в выбранную строку дополнительной матрицы коммутационных элементов 4.После установления всех соединений, содержание ячеек памяти коммутационных элементов 1 и 4 соответствует произведению матрицК 1 С 1, или, что то же самое, матрице 1. К/КР 1, причем основная матрица коммутационных элементов 1 соответствуетК, а дополнительная матрица коммутационных элементов 4 соответствует КР 3, Для рассматриваемого случая КР имеет вид 101 110 КР 3= 1 1 1011 Если переключатель не имеет неисправностей и сбоев, то при передаче информации блок 12 БВС вьщает на шины Я, Я , Я нулевой вектор (Я,ЯЯз 0), дешифратор 13 заблокируется, на его входе И (фиг, 3) находится логическая единица, и элементы 14 (фиг.передают выходные сигналы основной матрицы ц, - ц, с шин 17 на выходы коммутатора. Например, если входной вектор А коммутатора имеет вид 01103, то на шинах 17 появится двоичный вектор ц11003. На выходах сумматора 10 появится век-Ф 5 тор Ч 1010 0 11.0110 Ч = АКР 3 0110 Дк 10015Б =11,Ч 1 "Н 1 "11000011 1 1 0 -1.0003,010111011ооТаким образом, на входы дешифра 0 тора 13 поступает вектор Б = 0001, на выходах дешифратора 13 вырабатываются нулевые логические сигналы и на выходах элементов 14 появляет 25 ся вектор 11 без изменений.Допустим, что в результате сбоя на выходных шинах 17 коммутатора появился вектор 11013, вместо правильного 11001. Тогда на вход блока 12 БВС поступит вектор13, Ч 1 = 11010013, а на выходе этого блока появится вектор Б. 1 0 0 10 110 010 111 011 001 Б = 11010013 ф Появление этого вектора Б на входах дешифратора 13 вызывает появление единицы на четвертом выходе дешифратора, Эта единица поступает на вход элемента 14 ф подключенного к шине 11, что вызывает инвертирование сигнала 1 и, следовательно, исправление вектора 11,Положительный технический эффект от использования предлагаемого матричного коммутатора заключается в повышении надежности работы устройства и в повышении устойчивости к отказам отдельных элементов устройства. Предлагаемое устройство правильно функционирует при выходе из строя одного любого элемента матрицы, в то Время как прототип в этом случае работает неверно. 001 О1000О" А "К 3 0110 0 1 0 О0001 В блоке 12 БВС происходит умножениевектора 111,Ч 3 на проверочную матрицу ГН 1 1. Матричный коммутатор, содержащий и вертикальных и п горизонтальных коммутируемых шин, в каждой точке пересечения которых расположен коммутационный элемент, состоящий из Р-триггера и управляемого ключа,включенного между соответствующими горизонтальной и вертикальной коммутируемьпы шинами, управляющий вход ключа соединен с выходом Р-триггера, Р-входы триггеров в строках объединены горизонтальными управляющими шинами, С-входы Р-триггеров в столбцах объединены вертикальными управляющими шинами, и два дешифратора - выбора строки и выбора столбца, о т л ич а ю щ и й с я тем, что, с целью повышения надежности работы путем обнаружения и исправления ошибок, в каждую строку матричного коммутатора введены Е дополнительных коммутационных элементов, которые образуют дополнительную матрицу из К и элементов, Кп-,входовых сумматоров по модулю 2, блок преобразования кода адреса выхода на 1 оя и входов и Е выхо 2.дов, блок выработки синдрома кода на выходе коммутатора на п+Е входов и Е выходов и дешифратор синдрома на 1 с входов и и выходов, а также п элементов ИСКЛОЧАЮП 1 ЕЕ ИЛИ, причем С-входы Р-триггеров дополнительных коммутационных элементов объединены встроках и подключены к соответствующим управляющим горизонтальным шинам, Р-входы Р-триггеров объединены в столбцах и подключены к выходам блока преобразования кода, входы которого подключены к входам дешифратора выбора столбцов, входы управляемых ключей дополнительной матрицы объединены в строках и подключены к горизонтальным коммутируемым шинам, выходы управляемых ключей в столбцах дополнительной матрицы подключены к входам одного из сумматоров по модулю два, выходы которых вместе с вертикальными коммутируемыми шинами подключены к входам блока выработки синдрома кода, выходы последнего соединены с входами дешифратора синдрома, его выходы подключены к первым входам и элементов ИСКЛЮЧАД 11 ЕЕ ИЛИ, вторые входы которых подключены к соответствующим вертикальным коммутируемым шинам, а выходы - к выходным шинам коммутатора.2. Коммутатор по п. 1, о т л и - ч а ю щ и й с я тем, что преобразователь кода адреса выхода, имеющий 1 оа и входов а. и Е выходов Р., фунЯкционирует согласно логическим функ циямР, = а аа 1 щп;Р =Р О+а9Р,: РОа;,;3. Коммутатор по п, 1, о т л и - ч а ю щ и й с я тем, что блок выработки синдрома кода на выходе коммутатора функционирует согласно век торному уравнению где Я, - сигналы на выходе блока выработки синдрома;Н 3 - проверочная матрица линейного кода; Б - сигналы на вертикальных коммутируемых шинах; Ч -сигналы на выходах сумматоров помодулю два. 4. Коммутатор по п. 1, о т л и - ч а ю щ и й с я тем, что дешифратор синдрома содерлит дешифратор на и выходов и 1 ое и входов, имеющих входйблокировки, причем к входам подключены выходы блока выработки синдрома кода на выходе коммутатора, обозначенные от Б до Я а вход блокиров к.Рки дешифратора подключен к выходу логического устройства, реализующего функцию 1 = Б Я Б+ Я, ь8 +1274143Составитель Л. СкобелеваРедактор Э, Слиган Техред Л.Олейник КорректорО. Луговая Заказ 6489/57 Тираж 816 Подписное ВНИИПИ.Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4