Фазоимпульсный преобразователь

(51) 4 Н 03 К 7 04 ТЕНИЯ ТОРСКОМ,/ СВИДЕТЕЛЬСТВУ Григор ь сится к измеритель- быть использовано в ботки информации с нием. Цель изобретености преобразоватеУ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ПИСАНИЕ ИЗ(57) Изобретение отноной технике и можетсистемах сбора и обрафазовым ее представления - повышение точ ое свидетельство СССР6 08 С 9/04, 13.12.74.,свидетельство СССРл. Н 03 К 7/04, 25.11.83.МПУЛЬСНЫЙ ПРЕОБРАЗ ля. Устроиство содержит формирователь 1 импульсов опорного сигнала, триггеры 2, 5, 6, 27, 29 и 31, формирователи 3 и 4 импульсов измерительного сигнала, синхронизаторы 7, 8 и 9, элементы И 1 О, 11, 12, 25, 26, 34, 35 и 37, делитель 36 частоты с переменным коэффициентом деления, формирователь 16 тактовых импульсов, генератор 17 тактовых импульсов, комбинационный сумматор 18, делитель 19, элементы ИЛИ 20 и 28, одновибраторы 21, 30 и 32, регистр 22, счетчики 23 и 33 и коммутатор 24. Введение делителей 13, 14 и 15 частоты с переменным коэффициентом деления и образование новых связей между элементами устройства расширяет пределы изменения дискретности определения фазы. 2 ил., 1 табл.45 50 55 Изобретение относится к измерительной технике и может быть использовано в системах сбора и обработки информации с фазовым ее представлением.Целью изобретения является повышение точности преобразователя путем расширения пределов изменения дискретности определения фазы. На фиг. 1 приведена функциональная схема фазоимпульсного преобразователя; на фиг. 2 - временные диаграммы его работы.Фазоимцульсный преобразователь содержит формирователь 1 импульсов опорного сигнала, триггер 2, формирователи 3 и 4 импульсов измерительного сигнала, триггеры 5 и 6, синхронизаторы 7 - 9, элементы И 10- - 2, делители 13 - 15 частоты с переменным коэффициентом деления, формирователь 16 тактовых импульсов, генератор 17 тактовых импульсов, комбинационный сумматор 18, делитель 9, элемент ИЛИ 20, одновибратор 21, регистр 22, счетчик 23, коммутатор 24, элементы И 25 и 26, триггер 27, элемент ИЛИ 28, триггер 29, одновибратор 30, триггер 31, одновибратор 32, счетчик 33, элементы И 34 и 35, делитель 36 частоты с переменным коэффициентом деления, элемент И 37. При этом формирователь 1 импульсов опорного сигнала включен между шиной опорного сигнала и первым входом триггера 2, выход которого соединен с первым входом синхронизатора 7, выход которого соединен с первым входом элемента И 10, выход которого соединен с входом делителя3 частоты с переменным коэффициентом деления, первый выход которого соединен с вторым входом триггера 2 и входом одновибратора 21, а второй выход с первым входом коммутатора 24 и первым входом элемента И 26. Формирователи 3 и 4 импульсов измерительного сигнала включены между виной измерительного сигнала и первыми входами триггеров 5 и 6 соответственно, выходы которых соединены соответственно с первыми входами синхронизаторов 8 и 9, вторые входы которых соединены с вторым входом элемента И 10, первым входом элемента И 37 и первым выходбм формирователя 16 тактовых импульсов, вход которого соединен с выходом генератора 17 тактовых импульсов, а второй выход -- с вторым входом синхронизатора 7 и первыми входами элементов И 1 и 12, вторые входы которых соединены соответственно с выходами синхронизаторов 8 и 9, а выходыс входами делителей 14 и 5 частоты с переменным коэффициентом деления соответственно, первые выходы которых подключены к вторым входам триггеров 5 и 6 соответственно, а вторые вхо. ды - к входам комбинационного сумматора 18, выходы которого первый через делитель 19, и второй непосредственно соединены с входами элемента ИЛИ 20, вы 5 о 5 20 25 30 55 40 ход которого соединен с первым входом элемента И 25, и вторым входом коммутатора 24, выходы которого соединены с первым и вторым входами счетчика 23, кодовые входы которого соединены с кодовыми выходами счетчика 33, а кодовые выходы - с входами элемента ИЛИ 28 и кодовыми входами регистра 22, управляющий вход которого соединен с выходом одновибратора 21, входом одновибратора 30 и первым входом триггера 31, а кодовые выходы с кодовыми входами счетчика 33 и кодовыми входами делителя 36 частоты с переменным коэффициентом деления, вход которого соединен с выходом элемента И 37, а выход - с первыми входами элементов И 34 и 35 и первым входом счетчика 33, выход которого соединен с вторым входом элемента И 37, а второй входс выходом одновибратора 32 и первым входом трип ера 27, второй и третий входы которого соединены с выходами элементов И 25 и 26, вторые входы которых соединены с выходом элемента ИЛИ 28 и третьим входом коммутатора 24, четвертый и пятый входы которого соединены с выходами триггера 27, четвертый вход которого соединен с выходом триггера 31, второй вход которого соединен с вторым входом элемента И 34 и первым выходом триггера 29, второй выход которого соединен с вторым входом элемента И 35, первый вход - с первым выходом триггера 27, а второй вход - с третьим входом счетчика 23, выходом одновибратора 30 и входом одновибратора 32, а выходы элементов И 34 и 35 соединены с выходными шинами устройства, кодовые входы делителей 13- - 15 частоты с переменнь:м коэффициентом деления соединены с шинами выбора коэффициентов деления. Синхронизаторы могут быть выполнены на основе Р- триггеров, делители частоты с управляемым коэффициентом деления на основе счетчика, выходы каждого разряда которого через элементы И соединены с его вторым выходом, а вторые входы элементов И - с кодовыми входами. Преобразователь работает следующим образом. Формирователь 16 тактовых импульсов формирует две последовательности чередую щихся тактовых импульсов (ТИ 1 и ТИ 21,длительность которых равна длительности импульсов генератора 7 тактовых импульсов, а частота повторения - =,. = -, где 1- и 1-,. - частота первой и второй последовательностей тактовых импульсов ТИ и ТИ 2; . -- частота генератора 17 тактовыхимпульсов.Импульсы последовательности ТИ 1 подаются на входы синхронизаторов 8 и 9 и вход элемента И 1 О, а импульсы посдедоватсльности ТИ 2 - ца вхо,ы элементов И 1 и 12 и на вход сицхроциз пора 7. ФормироваСигнал на входахкомммутатора 24 Состояние Число в счетчике 23 Сигнал на выходахсчетчика 23 Режим триггера 27=О гО тели 1 и 3 формируют короткие импульсы (фиг. 2 о и г) в момент изменения входного сигнала (фиг. 2 а и б) от отрицательного значения в положительное, а формирователь 4 - наоборот при изменении входного5 сигнала от положительного значения к отрицательному (фиг. 2 д). Триггеры 2, 5 и 6, выходной сигнал с которых подается на соответствующие входы синхронизаторов 7 - 9, обеспечивают прохождение целых импульсов через элементы И 10 - 12 при подаче О на одни входы триггеров 2, 5 и 6 импульсов с соответствующих формирователей 1, 3 и 4 и на другие входы импульсов переноса с выходов максимального коэффициента деления делителей 13 - 15. При этом на входах делителей 13 - 15 частоты с переменным 5 коэффициентом деления получаются пачки импульсов при количестве импульсов в пачках, равном их максимальным коэффициентам деления.Частота генератора импульсов и максимальный. коэффициент деления делителей 13 - 15 выбираются исходя из минимальной дискретности преобразования фазы из соотношениятк Тк 2 г- = 21, 251 макс Хмакс 2 Я максГде Имакс - максимальный коэффициент деления делителей 13 - 15 с переменным коэффициентом деления,1 - частота опорного сигнала.Количество импульсов в пачках на вторых выходах делителей 13 - 15 определяется в соответствии с выражением для делителя частоты с переменным коэффициентом деления (двоичного умножителя) где гп и п - количество импульсов в пачках соответственно на входе и и выходе делителей 13 - 15;К - выбранный коэффициент деления делителей 13 - 15.К может принимать значения от 1 до Кмакс в соответствии с кодовой комбинацией выбора коэффициента деления К = 20 + 2 + 2- "+ 2"где п - максимальное количество разрядовделителей 3 в 15,Сигнал (фиг. 2 е) с второго выхода делителя 13 подается на соответствующий вход коммутатора 24 и вход элемента И 26, сигналы с вторых выходов делителей 14 и 15 - на суммирующие входы комбинационного сумматора 18. Сигналы с его выходов подаются на первый вход элемента ИЛИ 20 через делитель 19 частоты, а на второй - непосредственно. Результирующий сигнал (фиг. 2 и) с выхода элемента ИЛИ 20 подается на другой вход коммутатора (мультиплексора) и на первый вход элемента И 25 и представляет собой последовательность пачек отсчетных импульсов, следующих одна за другой, при частоте импульсов в пачках, равной ТО 27 2 К. Коммутатор обеспечивает коммутацию входных импульсов иа входы (+) или ( - ) реверсивного счетчика 23 в зависимости от наличия в нем числа и состояния триггера 27, определяющего знак этого числа в соответствии с логикой, приведенной в таблице.10 15 20 25 30 35 40 45 50 55 Из таблицы следует, что число, накапливаемое в счетчике 23, всегда в прямом коде, а знак этого числа определяется триггером 27 в момент перехода счетчика через нуль с приходом первого импульса на вход коммутатора 24. Код с выхода счетчика 23 подается на вход элемента ИЛИ 28. Элемент ИЛИ 28 обеспечивает на вторых входах элементов И 25 и 26 разрешающий потенциал только тогда, когда число в счетчике соответствует нулю и триггер 27 устанавливается в единичное ( в ) или нулевое (+) состояние с приходом на первые входы элементов И 25 и 26 импульса с первого выхода делителя 13 или элемента ИЛИ 20. Код со счетчика 23 подается на первый вход регистра 22, на второй вход которого подаются импульсы записи (фиг, 2 к) первого выхода делителя 13 частоты через одновибратор 21, При отсутствии изменения фазы измерительного сигнала относительно опорного при лобом их взаимном расположении количество импульсов, поступающих через входы коммутатора 24 на суммирующий и вычитающий входы счетчика 23, одинаково. Это условие выполняется и при изменении частоты входных сигналов (1),с и Ба), и от своих номинальных значений. Результат отсчета в счетчике 23, который записывается в регистр 22 за каждый период следования импульсов записи (фиг. 2 к), не изменяется. Если число, ранее записанное в счетчик 23, соответствует нулю, то число, записанное в регистр 22, также соответствует нулю (информация в регистр 22 записывается при подаче импульса (фиг. 2 к) с одновибратора 21, при этом ранее записанная информация в регистре автоматически стирается).При изменении фазы измерительного сигВала относительно опорного, соответствующем отставанию фазы, например, Лр (фиг. 2 б), в сигнале этому изменению соответствует отсутствие импульсов, и через входы коммутатора 24 на суммирующий вход счетчика 23 поступает меньшее коли- честно импульсов, чем на его вычитающий. Результат отсчета, записываемый в регистр 22, соответствует изменению фазы Лр со знаком минус, определяемым состоянием триггера 27. При изменении фазы измерительного сигнала относительно опорного, соответствующем опережению фазы, например, Лр 2 (фиг. 2 б), в сигнале этому изменению фазы соответствует двойное количество импульсов, и через входы коммутатора 24 на суммирующий вход счетчика 23 поступает болыпее количество импульсов, чем на его вычитающий. Результат отсчета, записываемый В регистр 22, соответствует изменению фазы Лр 2 со знаком плюс, определяемым состоянием триггера 27. Код с выхода регистра 22 подастся на кодовые входы делителя 36 частоты с переменным коэффициентом деления и счетчика 33. ПРИ ВыбРВННЪХ ЗНаЧЕНИЯХ 1 г И 1 Ммакс ДЕ- лителей 13 - 15 частоты с переменным коэффициентом деления для обеспечения работы делителя 36 частоты с переменным коэффициентом деления в режиме двоичного умно- жителя в соответствии с выражениями пкП 2 = к 1 И П = 1 к 2 макс 2 макс(тогда п 2 = к, т. е. количество импульсов на выходе равно коду числа на его информационных входах),где п и п 2 - количество импульсов на входеи выходе делителя за отсчетный период сигнала (фиг. 2 к);к 2 макс - МВКСИМаЛЬНЫй КОЭффИЦИЕНТ ДЕления делителя 36;к - код числа на информационныхвходах делителя 36.За отсчетный период сигнала (фиг. 2 к) количество импульсов на входе делителя 36 раВНО П = - 2 ГПЬ тОГда Х 2 макс = 2 Ммакс ИЛИ1 ти1 жМ 2 максЕмкости счетчика 23 регистра 22 и счетчика 33 ВыбираЮтсЯ такжЕ РВВными Ь 12 макс что удовлетворяет также счету количества импульсов при максимальной угловой скорости изменения фазы, определяемой как максимально допустимое изменение фазы измерительного сигнала, равной л/2 за время Т/2 опорного сигнала, исходя из этого 0 макс - . ПОСЛЕдоВВТЕЛЬНОСТЬ ИМПуЛЪ- сов ТИ через второй вход элемента И 37 подается на вход делителя 36 частоты с переменным коэффициентом деления, а с его выхода - на первые входы элементов И 34 и 35 и на вычитающий вход счетчика 33. Когда число в счетчике ЗЗ равно нулю и уровень сигнала на его входе соответствует логическому 0, на его вычитающем выходе сигнал также соответствует уровню логического 0, который подается на первый вход элемента И 37, обеспечивая запрет прохождения импульсов на вход делителя 36 частоты. При наличии числа в счетчике 33 - на его вычитающем выходе сигнал соответствует уровню логической 1, обеспечивая прохождение импульсов последовательности То через элемент И 37. Код с выхода счетчика 33 поступает на кодовые входы счетчика 23. Сигнал с выхода триггера 27 поступает на вход триггера 29, сигнал с его выходов поступает на вход элемента И 35, на вход элемента И 34 и на вход триггера 31. Сигнал с выхода триггера 31 поступает на второй вход триггера 27. Таким образом, импульом сигнала (фиг. 2 к), поступающим с одновибратора 21 на вход регистра 22 и вход триггера 31, переписывается результат отсчета из счетчика 23 в регистр 22 и знак из триггера 29 в триггер 31, импульсом сигнала (фиг. 2 л), поступающим с одновибратора 30 на соответствующий вход счетчи 12561867ка 23 и вход триггера 29, переписывается число из счетчика 33 в счетчик 23 и знак из триггера 27 в триггер 29. Импульсом сигнала (фиг. 2 м), поступающим с одновибратора 32 на соответствующий вход счетчика 33 и вход триггера 27, переписывается число из регистра 22 в счетчик 33 и знак из триггера 31 в триггер 27. Импульсы 1 фиг. 2 к, л и м) соответственно с одновибратора 21, 30 и 32 занимают промежуток времени между импульсами ТИ 1 и ТИ 2, сле дуя в каждом отсчетном периоде сразу за последним отсчетным импульсом ТИ 1 с первого выхода делителя 13 частоты,При значениях 1 с ( - за каждый пеТИ 1,Х)2 макс15риод отсчета код числа, записанньй в счетчик 33, равен количеству импульсов, поступающих на его вычитающий вход с выхода делителя 36, причем, при значениях 1(сти20 ( . запрегцаюгций потенциал, подавае 2 ааксмый с вычитающего выхода счетчика 33 на вход элемента И 37, обеспечивает запрет на время Тск лишних импульсов ТИ 1 на вход делителя 36 частоты до смены кода на его 25 информационных входах и записи кода в счетчике 33 следующим импульсом записи 1 фиг. 2 м). При этом код, соответствующий нулю, с выхода счетчика ЗЗ сигналом (фиг. 2 л) записывается в счетчик 23 и отсчет изменения фазы следующего периода происхо- а 0 дит относительно нуля. При значениях 1)1 тк,ч 2 макспериод отсчета не успевает на время ЛТ,с быть скомпенсированным,остаток с его выхода вновь записывается в счетчик 23 сигналом (фиг. 2 л), а знак в триггер 27 - сигналом (фиг. 2 м). Таким образом, в этом случае отсчет изменения фазы следующего периода происходит относительно введен ного остатка со .своим знаком и потери информации не происходит.При изменении фазы измерительного сигнала относительно опорного на величину 2 л количество импульсов, выходящих с элементов И 35 или И 34, равно коду числа на 45 информационных входах делителей 13 - 15 в соответствии с кодовой комбинацией 1 фиг. 2) к = 2 + 2 + 2- ++ 2" , одному выходному импульсу с этих элементов соответствует изменение фазы, равное Х = 2 л/К50Таким образом, благодаря применению делителей частоты с переменным коэффициентом деления (двоичных умножителей) для формирования пачек отсчетных импульсов опорного и измерительного сигналов обеспечивается дискретность измерения фазы Х, = = - 2 л/К, где К = 1, 2, 3, , 2", что по сравнению с известными устройствами позволяет получить требуемую более высокую точность. При этом дискретность может изменяться в соответствии с требованиями к исполнительным механизмам путем простого изменения управляющего паза на входах делителей частоты с переменным коэффициентом деления.формула изобретена.чФазоимпульсный преобразователь, содержащий формирователь импульсов опорного сигнала, вход которого соединен с шиной опорного сигнала, а выход - с первым входом первого триггера, первый и второй формирователи импульсов измерительного сигнала, входы которых соединены с шиной измерительного сигнала, а выходы - с первыми входами соответственно второго и третьего триггеров, выходы первого, второго и третьего триггеров соединены соответственно с первыми входами первого, второго и третьего синхронизаторов, выходы которых сое- динены соответственно с первыми входами первого, второго и третьего элементов И, комбинационный сумматор, первый выход которого соединен через делитель с первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом комбинационного сумматора, второй вход первого синхронизатора соединен с вторыми входами второго и третьего элементов И и с первым выходом формирователя тактовых импульсов, вход которого соединен с выходом генератора тактовых импульсов, второй выход формирователя тактовых импульсов соединен с вторыми входами второго и третьего синхронизаторов и с вторым входом первого элемента И, коммутатор, первый вход которого соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента И, второй входс первым входом пятого элемента И, третий и четвертый входы соединены с выходами четвертого триггера, пятый вход соединен с выходом второго элемента ИЛИ и с вторыми входами четвертого и пятого элементов И, и выходы соединены соответственно с первым и вторым входами первого счетчика, кодовые выходы которого соединены с входамц второго элемента ИЛИ и кодовыми входами регистра, а третий вход соединен с первым входом пятого триггера. выходом первого одновибратора и через второй одцовибратор с первым входом второго счетчика и первым входом четвертого триггера, второй и третий входы которого соединены соответственно с выходами четвертого и пятого элементов И, а четвертый вход соединен с выходом шестого триггера, первый вход которого соединен с выходом третьего одновибратора, управляюцим входом рсгистра ы входом первого одцовибратора, а второй вход - с первым входом шестого элемента И и первым выходом пятого триггера, вто1256186 10 П Составитель Е. Борзов. Техред И. Верес К Тираж 816 П ПИ Государственного комитета С делам изобретений и открытий Москва, Ж - 35, Раушская наб.,П Патент, г. Ужгород, ул. ПроРедактор И. ШуллаЗаказ 4835/56ВНИИп13035,Филиал ПП ректор М. ЛемчикдписноеСР д. 4/5 ктная,рой вход которого соединен с первым выходом четвертого триггера, а второй выход - с первым входом седьмого элемента И, второй вход которого соединен с вторым вхо дом шестого элемента И, с вторым входом второго счетчика, выход которого соединен с первым входом восьмого элемента И, второй вход которого соединен с вторым входом второго синхронизатора, а выход через первый делитель частоты с переменным коэффициентом деления - с вторым входом второго счетчика, кодовые входы которого соединены с кодовыми выходами регистра и кодовыми входами первого делителя частоты с переменным коэффициентом деления, а кодовый выход - с кодовыми входами первого счетчика, отличающийся тем, что, с целью повышения точности, в него дополнительно введены второй, третий и четвертый делители частоты с переменным коэффициентом деления, входы которых соединены соответственно с выходами первого, второго и третьего элементов И, первый выход второго делителя частоты с переменным коэффициентом деления соединен с вторым входом коммутатора, второй выход - с вторым входом первого триггера и входом второго одновибратора, причем первые выходы третьего и четвертого делителей час тоты с переменным коэффициентом делениясоединены с входами комбинационного сумматора, их вторые выходы - соответственно с вторыми входами второго и третьего триггеров, а кодовые входы второго, третьего и четвертого делителей частоты с переменным коэффициентом деления соединены с соответствующими шинами выбора коэффициентов деления.