Преобразователь угла поворота вала в код

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 123161 09 ЗИ 128 ИОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 3804723/24-2426.06.8415.05,86. Бюл,В.Л.Теплицкий681.325(088,8)Авторское свиде493, кл, С 08 Сид Г. Устройствпреобразоватеод ГО 1 ТИ В 42110-241, рис. Л.(46) (72) (53) тво СССР1969.ринцип дейалог-код.1971,ельс9/04 У 3 Шм оип ей а (71), 25 ств Пер ВОРОТА я к области юи технико для связ формации сустройством,ти преобра 1 блока 8 СКВТвляемый блозов чер ком ок ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИ ОПИСАНИЕ(57) Изобретение относит автоматики и вычислитель и может быть использован аналоговых источников ин цифровым вычислительным С целью повышения точнос ателя выходные сигнал ез коммутатор 9, упра 10 адреса, поступаютусилителей. Выходные сигналы блока 11усилителей через коммутатор 12 октантов поступают на аналоговые входыблока 4 функционального аналого-цифрового преобразователя (ФАЦП), Выходные сигналы переменного тока блока 11усилителей преобразуются в компараторах 13-16 в прямоугольные импульсы,по Фронтам которых формирователь 3вырабатывает последовательность синхроимпульсов СИ 1 и смещенную на чет-верть периода Т питающего СКВТ напряжения последовательность синхроимпульсов СИ 2. Состояние компараторов 13-16 по синхроимпульсам СИ 2 запоминается в блоке 17 памяти, а фаза питающего напряжения запоминаетсяв триггере 21. Из выходных сигналовблока 17 и триггера 21 злементы 2224 ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ формируют двастарших разряда кода октанта, а третий старший разряд кода октанта формирует дешифратор 18. По синхроим1231610пульсам СИ 2 с выхода формирователя 3 В каждом периоде Т код угла формирув блоке 4 ФАЦП формируются. младшие ется дваждына вершинахвыходных сигнаразряды кода угла внутри октанта. лов блока 8 СКВТ. 4 з. п. ф-лы, 3 ил.30 Ч = Зн (О 0),Ч = 5 сь (О СО)ь 3" зЧ(о О ) 35 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для связи аналоговых источников информации с цифровымвычислительным устройством.Цель изобретения - повышение точности преобразователя путем формирования кода угла дважды за один период опорного напряжения переменного тока на вершинах выходных сигналов синусно-косинусных вращающихсятрансформаторов.На фиг 1 изображена структурнаясхема предлагаемого преобразователя,на фиг, 2 и 3 - структурные схемыдвух вариантов выполнения формирователя синхроимпульсов,Преобразователь соцержит блок 1преобразования угла поворота в электрические сигналы переменного тока,модулированные по амплитуде в функции синуса и косинуса угла поворотавала, селектор 2 октантов, формирователь 3 синхроимпульсов, блок 4функционального аналого-цифровогопреобразователя (ФАЦП), источник 5опорного напряжения переменного тока,первый и второй управляющие входыформирователя 3 синхроимпульсов соединены с выходом генератора 6 импульсов и источника 7 управляющих сигналов соответственно. Блок 1 преобразования угла поворота в электрическиесигналы переменного тока содержитблок 8 спнусно-косинусных вращающихся трансформаторов (СКВТ), коммутатор 9, блок 10 адреса. Селектор 2октантов содержит блок 11 усилителей,коммутатор 12 октантов, первый 13,второй 14, третий 15 и четвертый 16компараторы, блок 17 памяти, дешифратор 18, пороговый элемент 19, пер"вый 20 и второй 21 3 -триггеры,первый 22, второй 23 и третий 24элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.Формирователь 3 синхроимпульсов(фпг. 2) содержит регистр 25, блок 26элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, мажоритар 2ный элемент 27, элемент ИЛИ 28 и эле мент 29 задержки. При наличии блока 1 со значительными фазовыми сдвигами синусного и косинусного сигнальных напряжений относительно друг друга формирователь 3 синхроимпульсовможет быть построен по схеме, .представленной на фиг. 3, В этом случаеформирователь 3 синхроимпульсов10 (фиг. 3) содержит регистр 25, блок 30элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 31триггеров, мажоритарный элемент 32,элемент И 33, элемент ИЛИ 34 и элемент. 35 задержки,Преобразователь работает следующим образом.Синусно-косинусные сигналы бло-.ка СКВТ 8, выбранного блоком 10 адреса, через коммутатор 9 подаются на20 блок 11 усилителей, выходами которого являются прямое и инверсное синусное, а также прямое и инверсное косинусное напряжение. Эти сигналы поступают на входы коммутатора 12 октан 25 тов и входы четырех компараторов 1316 в таких комбинациях, что на ихвыходах формируются коды знаков соответственно: где Оз, О - мгновенные значениясинусного и косинусного напряженияс прямых выходов блока 11.40Сигналы Ч (т,) - 9представля 1ют собой последовательности прямоугольных импульсов, следующих соскважностью (2 = 2,передний и заднийфронты которых соответствуют моментам перехода через ноль напряженийОн О, . Сигналы Ч - Ч являютсяинформационными для формирователя 31231610 х разр управ- выхо- инусперво тупают огоющего сигналов12, на егсное и ко елах оксуществляет установлени ные к ия по змеряемог го и опо али синхроимпульсов, При отсутствии запрещающего импульса на выходе источника 7 формирователь 3 вырабатывает на втором выходе синхроимпульс СИ 1 (длительностью 1, где- частотаО 11 д на выходе генератора 6 импульсов), а на первом выходе - второй импульс СИ 2 той же длительности, но следующий после первого через время, приблизительно равное Т( , где Т- период напряжения источника 5 опорного сигнала.1 Импульс СИ 1 стробирует в Э -триггере 20 фазуопорного напряжения,определяемую пороговым элементом 19,Зто необходимо для возможности формирования кодов двух старших разрядовугла 9 и 9 в каждом полупериоденапряжения возбуждения СКВТ,После поступления ления на коммутатор дах формируются син ное напряжения, при му октанту, Эти нап в качестве измеряем на входы блока 4 ФАЦ Затем через промежуток времени,приблизительно равный Т(4 (с определенным опережением по отношению к Моменту достижения напряжениями 0 и Освоего амплитудного значения) в блоке 17 памяти и Э -триггере 21 фиксируются значения знаков . М - Ч , актакже знака 2 фазы опорного напряжения, запомненного в триггере 20,10 ДешиФратор, выполненный на элементах 22-24, в соответствии с таблицейистинности формирует коды двух старших разрядов угла О, и О ,. являющихся достоверными для каждого полупери 1 ода напряжения источника 5, Одновременно с .этим в дешифраторе 18 формируется код третьего старшего разряда угла 9 =М М,ЧЧз,Ч)/СИ 2,а такжесигналы уйравления коммутаторов 122 О октантов,инейное кодирование мл ов 9 - 9 угла Ы. в. танта.Запуск блока 4 ФАЦП ся импульсом СИ 2 после на выходе коммутатора 1 и опорного сигналов.В качестве входных информационных сигналов Формирователя 3 синхроимпульсов используются четыре импульсных последовательности с выходов ком 5 параторов 13-16.Первый и второй разряды регистра 25 с синхронной записью, а также первый элемент ИСКЛ 10 ЧАЮЩЕЕ ИЛИ блока 26 Фиксируют любой перепад входного сигнала Я в виде импульса (отрицательной полярности) длитель- ностьюГАналогично формируются синхроимпульсы и на других выходах блока 26 от перепадов напряжений М , Ч , Ч, . Однако каждый из этих импульсов может пропадать или смещаться ио времени поскольку импульсные последовательности Ч,И)- Ч (т) искажаются в окрестностях углов, равных соответственно 11, - .11,- ,+ПАВ иЗи- +П, Поэтому результирующий синхроимпульс Формируется с помощью мажоритарного элемента 27, входы ко 25 торого соединены с выходами блока 26. Ложный сцнхроимпульс, который может возникнуть ы момент срабатыьания ключей коммутатора 9 не пройдет на выход блока 26 и вход элемента 29 задержки, так как будет заблокирован на элементе ИЛИ 28 сигналом блокировки, поступающем с выхода источника 7. Элемент 29 задержки, который может быть выполнен в виде счетчика с Фик сированным интервалом счета, Формирует импульс СИ 2, сдвинутый относительно входного СИ 1 приблизительно на величину четверти периода Т напряжения возбуждения СКВТ. ,40Формирователь 3 синхроимпульсов, представленный .на фиг. 2, может быть использован при условиичго сдвиг Фаз между сигнальными напряжениями45 СКВТ не превосходит величины периода выходцой частоты генератора 6.При больших сдвигах Фаз можно использовать усложненный вариант Формирователя 3 синхроимпульсов,50 прецставленный на Фиг. 3. В качестве вхоцных информационных сигналов для него достаточно использовать лю бые три из Ч,(О - Ч(1) . Работа Формирователя 3 начинается с первоначального обнуления сигналом источника 7 через элемент ИЛИ 34 блока 31 триггерон. В этом случае на выходе мажоритарного элемента 32 и элемента И 33 уровень логического нуля. Пусть теперь один из импульсов с выходов .блока 30 неопределен, а остальные смещены относительно друг друга. Тогда на выходе мажоритарного элемента 32 будет сформирована логическая единица сразу по появлению единичногоуровня на любом из остальных выходовблока 30. Полученный перепад, подаваемый на вход седьмого разряда регистра 25 достаточно просто преобразуется в синхроимпульс СИ 1 с помощью элемента И 33. Импульс СИ 2 формируется на выходе элемента 35 задержки и поступает на второй выход формирователя 3 и на г -входы триггеров блока 31 через элемент ИЛИ 34. После этого Формирователь 3 готов к Формированию следующего синхроимпульса. Ложный синхроимпульс, обусловленный переходными, процессами в коммутаторе 9, не сможет сформироваться приподаче на Й -входы триггеров блока 31импульса блокировки через элементИЛИ 34.Формула изобретения1. Преобразователь угла поворота вала в код, содержащий блок преобразования угла поворота в электрические сигналы переменного тока, модулированные по амплитуде в функции синуса и косинуса угла поворота, выходы которого подключены к первому и второму аналоговым входам селектораоктантов, формирователь синхроимпульсов, первый выход которого подключен к первым управляющим входам селектора октантов и блока функционального аналого-цифрового преобразования, второй управляющий вход которого соединен с выходом генератора им-. пульсов, а аналоговые входы соединены с аналоговыми выходами селектора октантов, источник опорного напряжения переменного тока, о т л и ч а ющ и й с я тем, что, с целью повышения точности преобразователя, в неговведен источник управляющих сигналов,первый, второй, третий и четвертый импульсные выходы селектора октантов подключены к соответствующим информационным входам Формирователя синхроимпульсов, первый и второй управляющие входы которого соединены свыходом генератора импульсов и источника управляющих сигналов соответст.дешифратора, синхронизирующие входывторого и первого триггеров и входпервого элемента являются соответственно первым, вторым и третьим управляющими входами селектора октантов,выход порогового элемента подключенк информационному входу первого триггера, выход которого подключен к информационному входу второго триггера, синхронизирующий вход второготриггера подключен к синхронизирующему входу блока памяти, а выход подключен к одним входам первого и третьего элементов ИСКЛ 10 ЧАЮЩЕЕ ИЛИ,другие входы которых соединены соответственно с первым выходом блока памяти и выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ; входы второго элементаИСКЛОЧАЮЩЕЕ ИЛИ соединены с вторымвыходом блока памяти и выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходыпервого и третьего элементов ИСКЛ 10- ЧА 10 ЩЕЕ ИЛИ и один выход дешифратораявляются цифровыми выходами селектора октантов, а группа выходов дешифратора подключена к управляющим входам коммутатора октантов.4, Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что формирователь синхроимпульсов содержитрегистр, блок элементов ИСКЛЮ 1 АЮШЕЕИЛИ, мажоритарный элемент, элементИЛИ и элемент задержки, первая группа информационных входов и синхронизирующий вход регистра являются соответственно информационными входамии первым управляющил входом формирователя синхроимпульсов, прямые выходы регистра попарно подключены квходам блока элементов ИСКЛЮЧАЮЩЕЕИЛИ,.выходы которого подключены квходам мажоритарного элемента, выходмажоритарного элемента подключенк одному входу элемента ИЛИ, другойвход которого является вторым управляющим входом формирователя, а выходявляется вторым выходом форлирователя и подключен к информационному входу элемента задержки, синхронизирующий вход элемента задержки соединенс синхронизирующим входом регистра,а выход является первым выходом формирователя, инверсные выходы регистра подключены к другой группе егоинформационных входов.5. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что формирователь синхроимпульсов содержи" венно, второй и третий управляющие входы селектора октантов соединены с вторым выходом формирователя синхроимпульсов и выходом источника опорного напряжения переменного тока соответственно.2. Преобразователь по и. 1, о т - л и ч а ю щ и й с я тем, что блок преобразования угла поворота в элект 1 рические сигналы переменного тока, модулированные по амплитуде в функции синуса и косинуса угла поворота, содержит блок синусно-косинусных вращающихся трансформаторов коммутаторЭ 15 ,и блок задания адреса, выходы блока синусно-косинусных вращающихся трансформаторов подключены к информационным входам коммутатора, управляющие входы которого соединены с выходами20 блока задания адреса, а выходы ком- мутатора являются выходами блока преобразования угла поворота в электрические сигналы переменного тока, модулированные по амплитуде в функ 25 ции синуса и косинуса поворота.3. Преобразователь по и. 1,. о тл и ч а ю щ и й с я тем,что,селектор октантов содержит блок усилителей, коммутатор октантов, первый, второй,ф 30 третий и четвертый компараторы, блок памяти, дешифратор, пороговый элемент, первый и второй-триггеры, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, входы блока усилителей являотся первым и вторым аналоговыли 35 входами селектора октантов, а выходы блока усилителей подключены к информационным входам коммутатора октантов, первый и второй выходы которого являются первым и вторым аналоговыми выходами селектора октантов, первые входы первого и второго компараторов соединены с общей шиной, первый и второй выходы блока усилителей подключены к вторым входам первого и второго компараторов соответственно и к первому и второму входом третьего компаратора, четвертый выход блока усилителей подключен к первому входу четвертого компаратора, второи 50 вход которого соединен с первым выходом блока усилителей, выходы первого, второго, третьего и четвертого компараторов являются первьл, вторым, третьим и четвертым импульсными выходами селектора октантов и подключены к информационным входам блока памяти, выходы которого подключены к входамТираж 816 ВНИИПИ Государственного комите по делам изобретений и откры 113035, Москва, Ж, Раушскаяаказ 266 одписно а СССРий наб.,изводственно-полиграфическое предприятие, г.ужгород ул.Проектная регистр, блок элементовИСКЛЮЧАЮЩГЕ ИЛИ, блок триггеров, мажоритарный элемент, элемент И, элемент ИЛИ и элемент задержки, первая группа информационных входов и синхронизирующий вход ре 5 гистра являются соответственно информационными входами и первым управляющим входом формирователя синхроимпульсов, первая группа прямых выходов регистра попарно подключена к входам блока ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого подключены к синхронизирующим входам блока триггеров, информационные входы которых объединены и подключены к шине питания, а выходы 15 ,через мажоритарный элемент подключены к одному информационному входу регистра, вторая группа прямых выходовкоторого подключена к входам элемента И, выход элемента И подключен кинформационному входу элемента задержки, синхронизирующий вход которого соединен с синхронизирующим входом регистра, а выход элемента задержки является первым выходом формирователя и подключен к одному входу элемента ИЛИ, другой вход которого является вторым управляющим входом формирователя, а выход подключенк входам установки в "0" блока триггеров,инверсные выходырегистра подключены к второй группе его информационных .входов,авыход элементаИ являетсявторым выходом формирователя.