Дешифратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1229965
Автор: Хмельник
Текст
(19) 9 4 Н 03 М 7 22 13/00 ИСАНИЕ ИЗОБРЕТЕНИЯ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ(71) Ордена Октябрьской Революциивсесоюзный государственный проектноизыскательскийи научно-исследовательский институт энергетическихсистем и электрических сетей "Энергсетьлроект"(56) Авторское свидетельство СССРВ 570198, кл. Н 03 К 13/34, 12.04.7Кочемасов.В,Н. и др. Формированисит налов с линейной частотной модуляцней. М,: Радио и связь, 1983,с. 115, рис. 8.3,(54) ДЕШИФРАТОР(57) Изобретение относится к вычислтельной технике и предназначено дляиспользования в устройствах с аппаратным исправлением ошибок. Применение изобретения позволяет повыситьнадежность функционирования. Лешифратор содержит М интеграторов 1, Мсумматоров 2 напряжений, М резисторов 3 смещения, М пар ключей 4 и 5,резистор 6, ключ 7 и блок 8 отрицательного напряжения. Введение М резисторов 3, М пар диодов 4 и 5, резистора 6, ключа 7 и блока 8 позволяет формировать на выходах дешифратора сигнал, соответствующий одномуиз разрешенных входных векторов, ближайшему к поданному входному сигналу. 3 ил,Сумматор 2 напряжений состоит (фиг. 2) из первого и второго усилителей 12 и 13, первой и второй групп 14 и 15 входных резисторов, первого50 и второго общих резисторов 16 и 17 и дополнительного резистора 18. Первый усилитель 12 - неинвертирующий, второй усилитель 13 - инвертирующий, В первую и вторую группы 14 и 15 входных резисторов входит соответственно 3 и М входных резисторов, первые выводы которых являются входами 55 Изобретение относится к вычислительной технике и может быть использовано в цифровых устройствах с аппаратным исправлением ошибок.Целью изобретения является повы шение надежности функционирования,На фиг, 1 представлена функциональная схема дешифратора; на фиг.2 - функциональная схема сумматора напряжений; на фиг, 3 - пример реализации блока отрицательного сопротивления.Дешифратор содержит М интеграторов 1, М сумиаторов 2 напряжений, М резисторов 3 смещения, М пар диодов 4 и 5, резистор 6, ключ 7, блок 8 отрицательного сопротивления, где М - число выходов дешифратора. Первый вход каждого интегратора 1 соединен с выходом соответствующего сумматора 2, а второй вход через соответствующий резистор 3 смещения подключен к общей шине, Первые выводы первых диодов 4 всех пар соединены с общей шиной. 25Каждый сумматор 2 напряжений имеет две группы входов. Одноименные входы первых групп всех сумматоров 2 объединены и являются соответствующими входами 9 дешифратора , число которых З 0 3 М. Одноименные входы вторых групп сумматоров 2 также объединены и подключены ко вторым выводам первых и первым выводам вторых диодов 4 и 5 соответствующих пар и выходам соответ З ствующих интеграторов 1, являющихся соответствующими выходами 10 дешифратора, число которых М. Вторые выводы вторых диодов 5 всех пар объединены и подключены к выходу ключа 7 и 40 через резистор 6 соединены с общей шиной. Управляющий вход ключа 7 является управляющим входом 11 дешифратора, вход ключа 7 через блок 8 отрицательного сопротивления соединен с 45 шиной источника питания.е - 2 е е В К ф где е - напряжение на входе блока 8;К - сопротивление резистора 20,В основе работы дешифратора лежат следующие математические соотношения.На входы 9 дешифратора поступает 1вектор 0 потенциалов:3 П,=(0,Ч), З=1, 3. (1) На выходах 10 дешифратора возникает вектор г потенциалов: 2 =(О,Ч), в=1,Г 1, . (2) причем только один из этих потенциалов равен Ч, а остальные равны нулю, т,е. МЕ г,=Ч,1 в:1(3) Среди входных векторов 11 существует множество разрешенных векторов У, каждый из которых соответствует сигналу на одном из выходов: гщ=Ч,Этот факт можно записать следующим образом: У=Н 2, где Н - матрица, содержащая 3 строк и М столбцов элементов: 1=1,1 (4) Ь =(0,1), в=1,Г 1,В частности, выходу 2 =Ч соответствует разрешенный вектор соответствующих групп яхолов сумматора 2, а вторые выводы объединены и подключены ко входам соответствующих усилителей 12 и 13 и через соответствующие общие резисторы 16 и 17 соединены с общей шиной. Выход второго усилителя 13 через дополнительный резистор 18 подключен ко входу первого усилителя 12, выход которого является выходом сумматора 2 напряжений.Блок 8 отрицательного сопротивления может быть выполнен в виде усилителя 19 и резистора 20, соединенных в соответствии с фиг. 3. Коэффициент усиления усилителя 19 равен 2, при этом ток через резистор 20 имеет величину1229965Если весовые коэффициенты мЯ 1 Ущ на входах сумматоров 2 напряжений принять равными величинам)=1где г - определенные весовые коэФ 3фициенты,т.е. из всех разрешенных векторов Увыбирается тот, который минимизируетвеличину Р(У). В частности, есливектор П является разрешенным, тосуществует такой вектор У,ри котором Р(У)=0.Выбирая г определенньак образом,можно придавать различный смысл величине Р(У). Так, если г сопзй тоУближайшим вектором У является тот,в котором наибольшее число разрядовсовпадает с разрядами вектора О. Если же г =г 2 , то ближайшим векторомУ является тот, в котором наибольшеечисло младших разрядов (т.е. разрядов с меньшим номером 1) совладаетс младшиии разрядами вектора П. Та- З 5кая мера близости может быть примене-на для сравнения двоичных кодов чисел.На 1-й вход первой группы ш-госумматора 2 напряжений подается напряжение П, а на его ш-й .вход второй группы - напряжение Е . При этомна выходе этого сумматора 2 образует"ся напряжение 15 МЧв- .фтО 1 ( - 1 ю)йгде ои п - весовые коэффиР(51 45 циенты, реализуемые на входах ш-госумматора 2 напряжений.Напряжениена входе ш-го инФтегратора 1 отличается от ( на напряжение смещения, возникающее на ш-ом резисторе 3 с малым сопротивлением 0, когда по нему протекает ток д ш-го интегратора 1, т.е.о 50 55 Чщ =л,+ 9 л(6) Иатрйца Н полностью описывает дешифратор, так как перечисляет все разрешенные слова,Близость между разрешенным векто 10 ром У и входным вектором У оценивается величинойгде Ь,ь - определяется по формуле(7)=1+В-АЕ,где А=Нг Н,В=Н Ц, - вектор токов щ интеграторов 1;- вектор выходных .напряжений Е;- диагональная матрица коэффициентов г;- вектор входных напряжений; - вектор напряжения Ч навходах интеграторов 1. преобразований причем х После Р(Е)щ 2 А 2-2 В Е+С,(8) Е А В. (9) С учетом этого из формулы (8)следуетф(2)(2-Еф) А(2 Ео). гдето С-ВА В.В векторе Е имеется максимальная компонента: Е шах Е (10)РТогда вектор Еф, компоненты которого удовлетворяют условию Ер7 при в = шО при ЬФш,где С 0 г Ц,Ииннмальное значение Р(Е) в формуле (8) достигается при 2=2 , когда .ЭР5 1229965 Фминимизирует Р(Е) в условии (8) при и начинается вторая фаза работы устсоблюдении выражений (2) и (3), если ройства. В этой фазе через ш-й интегратор 1 и открытый второй диоД 5 Г,Г 1 (1 Ф 1) (12)ш-й пары течет ток5Ч-ЕЬ = 1 для всех ш, (13)ф Е Ъ 0 для всех ш, (14) где (-К) - отрицательное сопротивление блрка 8, малое по ве личине.(15) Токи других интеграторов 1 по- прежнему равны нулю, так как диоды 5 соответствующих пар заперты. В связи с возникновением токанапряжения на выходе сумматора 2 напряжений изменяются и становятся равными величине (5). В установившемся режйме второй фазы р О. Это состояние достигается при значениях напряжения Е =Е. Тогда токе Фш-го интегратора 1 У - Е,Так как КО, ток 1: ограничен лишь при условии Е:Ч откуда Е ъОа У В при ш Фш. То есть установившийся режим второй фазы приводит к выполнению условия (11), если вторая фаза началась"при условии (10). Следовательно, по окончании второй фазы устройство вырабатывает потенциап Ч на том выходе, который соответствует разрешенному вектору Т, ближайшему к данному вектору О,Формула изобретения(= ЗВ - АЕ щ --3 Р В установившемся режиме первой фазы =0, т.е. выполняется условие (8), т.е. на выходах интеграторов 1 устанавливаются также напряженйя Е, которые минимизируют Р(Е).р ФвМаксимальное из напряжений Е, т.е, напряжение г передается через диод 5 а-й пары на вход ключа 7. Остальные диоды 5 оказываются закрыты-. ми, так как к ним приложено напря- жение г- Е О. Диоды 4 обеспечивают выполнение условия (14).После завершения переходного процесса первой фазы ключ 7 открывается Для выполнения условий (12) и (15) первая компонента входного вектора П всегда должна быть равна Ч. Для соблюдения условия (14) служат первые 15 диоды 4 всех пар. Условие (13) выполняется благодаря выбору весовых коэффициентов в сумматорах 2, т.е, величин сопротивлений входных резисторов.В соответствии с этим дешифратор 20 функционирует следующим образом,На входы 9 дешифратора подается вектор П, удовлетворяющий условиям (1) и (11). На управляющем входе 11 в первой фазе работы сигнал отсутст вует, а во второй фазе поступает потенциал Ч, вызывающий замыкание ключа.В первой фазе токи ь иитергаторов 1 определяются величиной сопротивле- ЗО ния резистора б, которое выбирается большим. Поэтому можно считать, что в первой фазе =0. Для обеспечения этого условия необходимо также большое сопротивление нагрузки. 35Векторнапряжений на выходах сумматоров 2 Дешифратор, содержащИй И интеграторов, И сумматоров напряжений, выход каждого из которых соединен спервым входом соответствующего интегратора, одноименные входы первых групп входов всех сумматоров напряжений объединены и являются соответствующими входами диЪифратора, одноименные входы вторых групп входов всех сумма" торов напряжений объединены с соответствующими выходами дешифратора, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности функционирования, в него введены ключ, блок отрицательного сопротивления, М резисторов смещения, резистор и И пар диодов, первый вывод первого диода в каждой паре соединен с общей ши" ной, второй вход каждого интегратора7 12299 через соответствующий резистор смещения подключен к общей шине, выход каждого интегратора соединен с вторым выводом первого и первым выводом второго диодов в соответствующей паре и является соответствующим выходом .дешифратора, вторые выводы вторых ди 65 8одов всех пар объединены и подключены к выходу ключа и через резистор - к общей шине, управляющий вход ключа является управляющим входом дешифратора, вход ключа через блок отрица- тельного сопротивления подключен к . шине источника питания.1229965 г,Ю Составитель О. РевинскийЕгорова Техред Л.Олейник Корректор Редакт амборска акаэ 2460/5 ног н ктная, 4 роизводственно-полиграфическое предприятие, г. Ужгородом ул Тираж 816 ВНИИПИ Государстве по делам изобре 13035, Москва, Ж, Подписякомитета СССРи открытийская наб., д. 4/5
СмотретьЗаявка
3757149, 25.05.1984
ОРДЕНА ОКТЯБРЬСКОЙ РЕВОЛЮЦИИ ВСЕСОЮЗНЫЙ ГОСУДАРСТВЕННЫЙ ПРОЕКТНО-ИЗЫСКАТЕЛЬСКИЙ И НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ЭНЕРГЕТИЧЕСКИХ СИСТЕМ И ЭЛЕКТРИЧЕСКИХ СЕТЕЙ "ЭНЕРГОСЕТЬПРОЕКТ"
ХМЕЛЬНИК СОЛОМОН ИЦКОВИЧ
МПК / Метки
МПК: H03M 7/22
Метки: дешифратор
Опубликовано: 07.05.1986
Код ссылки
<a href="https://patents.su/6-1229965-deshifrator.html" target="_blank" rel="follow" title="База патентов СССР">Дешифратор</a>
Предыдущий патент: Преобразователь двоичного кода в код с постоянным весом
Следующий патент: Реверсивный преобразователь двоичного кода в двоично десятичный код
Случайный патент: Шкаф комплектного распределительного устройства