Устройство для преобразования сигналов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН зюга 6 08 С 19 ЕТЕНИЯ,:ВУ ОПИ САНИ К АВТОРСКОМУ( ЕТЕЛЬСТ 3. Уст тем, что второй ф форм иров первый и и второй дешифрат вертый су отличающееся жит первый и рвый и второй ереключатель, двига, первый вый и второй третий и четвторой интегопп.1 и 2тор содертекторы, ппульсов,регистрыторы, перый, второ, первый и оиство пдемодулязовые детели имвторойком мутары, первмматоры ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1, Авторское свидетельство СССР670958, кл. б 08 С 19/28, 1977.2, Проспект ХОК 1 А РЬ 2830 2400/2Ь 1(/5 с(а(а гпосегпв,(54) (57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗО ВАНИЯ СИГНАЛОВ, содержащее первый модулятор, выход которого соединен с первым входом первого переключателя, выход которого через первый фильтр соединен с первым входом сумматора, выход которого подключен к входу первого согласующего трансформатора, выход которого является выходом устройства, переключатель скорости, выход которого соединен с первыми входами второго модулятора и демодулятора, переключатель режимов, выход которого подклквец к второму входу первого переключателя, генератор импульсов, второй, третий и четвертый фильтры, второй согласующий трансформатор, первый, второй и третий усилители, отличающееся тем, что, с целью расширения области применения устройства, в него введен второй переключатель, выходы которого соединены соответственно с вторым и третьим входами демодулятора, к четвертому и пятому входу которого подключен выход переключателя режимов, первый, второй, третий и четвертый выходы генератора импульсов соединены соответственно с шестым и седьмым входами демодулятора, первым и вторыма входами первого и второго модуляторов, выход второго модулятора соединен с третьим входом первого переключателя и входом второго фильтра, выход которого подключен к второму входу суммара, выход переключателя режимов соединен с третьим входом второго модулятора и пер. вым входом второго переключателя, выход второго согл асукниего трансформатора со. ЯО 1112386 единен с входом первого усилителя, выход которого подключен к входам третьего и четвертого фильтров, выходы которых соответственно через второй и третий усилители подключены к второму и третьему входам второго переключателя, второй и четвертый входы соответственно первого и второго модуляторов являются первым входом устройства, вторьм и третьим входами которого являются соответственно пятый вход второго модулятора и вход второго согласующего трансформатора, выход первого согласующего трансформатора и выходы демодулято. ра являются соответственно первым, вторым, третьим и четвертым выходами устройства.2. Устройство по и. 1, отличающееся тем, что второй модулятор содержит первый и с 3 второй делители импульсов, формирователь импульсов, элемент 2 И-ИЛИ и кодопреоб. разователь, выход первого делителя импульсов подключен к входу второго делителя импульсов, выходы которого через соответствующие формирователи импульсов соедине- Я нь 1 с соответствующими первыми входами элемента 2 И-ИЛИ, выход которого соединен ффффф с первым входом первого делителя импуль- Вффф сов, выходы кодопреобразователя подключены соответственно к вторым входам элемента 2 И-ИЛИ, первый, второй, третий и четвертый входы кодопреобразователя являются соответственно первым, третьим, чет- (Х вертьм и пятым входами второго модулятора . вход первого делителя импульсов и выход второго делителя импульсов являются соот. ветственно вторым входом и выходом второго модулятора..1 112386 раторы, счетчик импульсов, реверсивньЮ счетчик, декодер и пороговый блок, первый и второй выходы счетчика импульсов соеди иены соответственно с первым и вторым входами первого и второго коммутаторов, выход первогокоммутатора и первый выход второго коммутатора подключены ссютветственно к входам первого и второго дешифраторов, выходы первого дешифратора через последовательно соединенные первые сумматор и интегратор соединены соответственно с входом второго сумматора, выход которого подключен к первому входу декодера, выходы второго дешифратора через последовательно соединенные третий сумматор и второй интегратор подкл 1 очены соответственно к входам четвертого сумматора, выход которого соединен с вторым входом декодера, выходы первого и второго фазовых детекторов подключены соответственно к первому и второму входам переключателя, первый и " второй выходы которого соединены соответственно с первыми входами первого и второго регистров сдвига, вьходы которых соединеИзобретение относится к технике электросвязи и может быть использовано в системах передачи данных.Известно устройство для обработки теле- измерительной информации, содержащее блок считывания, линейный блок, буферный регистр, дешифраторы, шифраторы, блоки памяти, блок управления, блоки согласования, генератор, формирователи, регистрато. ры, индикаторы, элементы И и ИЛИ-НЕ 1.Однако устройство не обеспечивает обработку сигналов различного вида.Наиболее близким к предлагаемому является устройство для преобразования сигналов, содержащее первый модулятор, вц. ход которого соединен с первым входом первого переключателя, выход которого через первый фильтр соединен с первым входом сумматора, выход которого подключен к входу первого согласующего трансформатора, выход которого является выходом устройства, переключатель скорости, выход которого соединен с первыми входами второго модулятора и демодулятора, переключатель режимов, выход которого подключен к второму входу первого переключателя, генератор импульсов, второй, третий и четвертый фильт ры, второй согласующий трансформатор, первый, второй и третий усилители, а также дополнительные усилители, фильтры и ключи 21. ны соответственно с входами первого и второго коммутаторов, третий выход счетчика импульсов подключен к третьему входу первого коммутатора, второй выход второго коммутатора соединен с вторыми входами первого и второго регистров сдвига, выход первого формирователя импульсов подключен к первому входу второго формирователя импульсов, выход которого соединен с третьим входом переключателя и первым входом реверсивного счетчика, выход которого подключен к входу порогового блока, выходы декодера, четвертого сумматора и порогового блока являются соответственно первым, вторым и третьим выходами демодулятора, первым, вторым, третьим, четвертым, пятым, шестым и седьмым входами которого являются соответственно вход счетчика импульсов, объединенные входы первого и второго фазовых детекторов, вход первого формирователя импульсов, второй и третий входы второго формирователя импульсов, второй вход реверсивного счетчика и четвертый вход переключателя,Однако структура модулятора и демодуляторов не позволяет использовать узлыкак при обработке ФМ-, так и ЧМ-сигналов.Целью изобретения является расширение5 области применения устройства,Поставленная цель достигается тем, чтов устройство для преобразования сигналов,содержащее первы Й модулятор, выход которого соединен с первым входом первого пере 1 Оключателя выход которого через первыйфильтр соединен с первым входом сумматора, выход которого подключен к входупервого согласующего трансформатора, выход которого является выходом устройства,переключатель скорости, выход которого15 соединен с первыми входами второго модулятора и демодулятора, переключатель режимов, выход которого подключен к второмувходу первого переключателя, генераторимпульсов, второй, третий и четвертый фильтры, второй согласующий трансформатор,20 первый, второй и третий усилители, введенвторой переключатель, выходы которогосоединены соответственно с вторым и третьим входами демодулятора, к четвертомуи пятому входу которого подключен выход25 переключателя режимов, первый, второй,третий и четвертый выходы генератора импульсов соединены соответственно с шестыми седьмым входами демодулятора, первыми вторым входами первого и второго модуляторов, выход второго модулятора соединен с третьим входом первого переключателя и входом второго фильтра, выход которого подключен к второму входу сумматора, выход переключателя режимов соединен с третьим входом второго модулятора и первым входом второго переключателя, выход второго согласующего трансформатора соединен с входом первого усилителя, выход которого подключен к входам третьего и четвертого фильтров, выходы которых соответственно через второй и третий усилители подключены к второму и третьему входам второго переключателя, второй и четвертый входы соответственно первого и второго модуляторов являются первым входом устройства, вторым и третьим входами которого являются соответственно пятый вход второго модулятора и вход второго согласующего трансформатора, выход первого согласующего трансформатора и выходы демодулятора являются соответственно первым, вторым, третьим и четвертым выходами устройства.При этом второй модулятор содержит первый и второй делители импульсов, формирователь импульсов, элемент 2 И-ИЛИ и кодопреобразователь, выход первого делителя импульсов подключен к входу второго делителя импульсов, выходы которого через соответствующие формирователи импульсов соединены с соответствующим и первыми входами элемента 2 И-ИЛИ; выход которого соединен с первым входом первого делителя импульсов, выходы кодопреобразователя подключены соответственно к вторым входам элемента 2 И-ИЛИ, первый, второй, третий и четвертый входы кодопреобразователя являются соответственно первым, третьим, четвертым и пятым входами второго модулятора, вход первого делителя импульсов и выход второго делителя импульсов являются соответственно вторым входом и выходом второго модулятора.Кроме того, демодулятор содержит первый и второй фазовые детекторы, первый и второй формирователи импульсов, переключатель, первый и второй регистры сдвига, первый и второй коммутаторы, первый и второй дешифраторь, первый, второй, третий и четвертый сумматоры, первый и второй интеграторы, счетчик импульсов, реверсивный счетчик, декодер и пороговый блок, первый и второй выходы счетчика импульсов соединены соответственно с первым и вторым входами первого и второго коммутаторов, выход первого коммутатора и первь 1 й выход второго коммутатора подключены соответственно к входам первого и второго дешифраторов, выходы первого дешифратора через последовательно соединенные первые сумматор и интегратор соединены соответственно с входом второго сумматора, выход которого подключен к первому входу декодера, выходы второго дешифратора через последовательно соединенные третий сумматор и второй интегратор подключены соответственно к входа м четвертого сум матора, выход ко.торого соединен с вторым входом декодера, выходь первого и второго фазовых детекторов подключены соответственно к первому и второмувходам переключателя, первый и второй выходы которого соединены соответственнос первыми входами первого и второго регистров сдвига, выходы которых соединены соответственно с входами первого и второго коммутаторов, третий выход счетчика импульсов подключен к третьему входу первого коммутатора, второй выход второго коммутатора соединен с .вторыми входами первого и второго регистров сдвига, выход первого формирователя импульсов подключен к первому входу второго формирователя и м пульсов, вы ход которого соединен с третьим входом переключателя и первым входом реверсивного счетчика, выход которого подключен к входу порогового блока, выходы 20 декодера, четвертого сумматора и порогового блока являются соответственно первым, вторым и третьим выходами демодулятора, первым, вторым, третьим, четвертым, пятым, шестым и седьмым входами которого являются соответственно вход счетчика импульсов, объединенные входы первого и второго фазовых детекторов, вход первого форми.рователя импульсов, второй и третий входы второго формирователя импульсов, второй вход реверсивного счетчика и четвертый вход переключателя.На фиг. 1 представлена структурная электрическая схема предлагаемого устройства для преобразования сигналов; на фиг, 2 и 3-.структурные электрические схемы соответственно второго модулятора и демодулятора. З 5 Устройство преобразования сигналовсодержит первый и второй модуляторы 1 и 2, первый и второй фильтры 3 и 4, сумматор 5, первый и второй согласующие трансформаторы 6 и 7, третий и четвертый фильтры 8 и 9, первый, второй и третий усилители 1 О - 12, генератор 13 импульсов, переключатель 14 скорости, демодулятор 15, первый и второй переключатели 16 и 17 и переключатель 18 режимов.Второй модулятор 2 содержит счетчики 45 19 и 20 импульсов, формирователи 21, -21.п импульсов, элемент 2 И-ИЛИ 22 и кодо- преобразователь 23.Демодулятор 15 содержит первый и второй фазовые детекторы 24 и 25, первый и второй формирователи 26 и 27 импульсов, которые формируют соответственно короткие импульсы и импульсы постоянной длительности, переключатель 28, первый и второй регистры 29 и 30 сдвига, первый и второй коммутаторы 31 и 32, первый и второй дешифраторц 33 и 34, первый и второй сумматоры 35 и 36, первый и второй интеграторы 37 и 38, третий и четвертый сумматоры 39 и 40, счетчик 41 импульсов, декодер 42, реверсивный счетчик 43 и пороговый блок 44, 115Устройство работает следующим образом,Передаваемь 1 е данные прямого канала,поступающие от первого источника инфор.мации на второй вход первого и четвертый вход второго модуляторов, преобразуются в соответствии с установленным переключателем 18 режимов работы в ФМ- или ЧМ- сигналы тональной частоты. Иа пятый вход второго модулятора 2 поступают данные обратного канала от второго источника информации.В режиме ФМ фазомодулированныесигналы с выхода первого модулятора 1 через первый переключатель 16, управляемый переключателем 18 режимов, поступают на первый фильтр 3, ограничивающий спектр передаваемого сигнала. С вьхода первого фильтра 3 сигнал через сумматор 5 и первый согласуюгций трансформатор 6 поступает на первый выход устройства.Одновременно передаваемые данные обратного канала, поступающие от второго источника информации на пятый вход второго модулятора 2, преобразуются в режиме ФМ в ЧМ-сигнал обратного канала, который через второй фильтр 4 поступает на второй вход сумматора 5, служащего для смешивания сигналов прямого и обратного каналов.В режиме ЧМ частотно-модулированный сигнал прямого канала через второй вход первого переключателя 16, первый вход которого закрыт сигналом с переключателя 18 режимов, поступает на вход первого фильтра 3.Второй модулятор 2 работает следующимобразом.1 астотно-модулированный сигнал формируется делением опорной импульсной последовательности, поступающей от генератора 3, делителем частоты в виде счетчика 20 с переменным коэффициентом деления. Изменение коэффициента деления делителя частоты производится путем добавления определенного числа импульсов на его входе под воздействием информационных сигналов.Импульсы добавления формируются управляемым делителем 20 частоты. Получение необходимого числа импульсов добавления производится суммированием единичных импульсов определенных разрядов делителя 20 частоты.формирователи 21 импульсов, подключенные к выходам соответствующих разрядов делителя 20, формируют по каждому переходу сигнала делителя в единичное состояние импульс длительностью, равной периоду а опорной частоты. С выходов.формирователей 21 импульсы поступают на элемент 2 ИИЛИ 22, управляемый кодопреобразовате лем 23. Кодопреобразователь преобразует п ступающие на его входы сигналы и разре щает их прохождение через элемент 2 И .ИЛИ 22 с выходов формирователей 21., 12386 101520 25 30 35 40 45 50 55 При этом через элемент 2 И.ИЛИ 22 проходят импульсы от тех формирователей 21,сумма импульсов с выхода которых за циклделения делителя равна необходимому числуимпульсов, подлежащих добавлению.Импульсы добавления с выхода элемента2 И-ИЛИ 22 поступают на делитель в видесчетчика 19, чем достигается необходимыйкоэффициент деления делителя.Такое построение модулятора 2 характеризуется гибкостью и универсальностьюи позволяет на одной структуре подучитьразличные модуляторы с различной скорос.тью работы.В режиме ФМ принимаемый сигналчерез третий вход устройства, второй согласующий трансформатор 7 и усилитель 12поступает на входы фильтров 8 и 9, осугцествляющих разделение спектров сигналовпрямого и обратного каналов. С выходовфильтров 8 и 9 сигналы прямого и обратногоканалов соответственно через усилители 10и1 и второй переключатель 17 поступаютна информационные входы демодулятора 5.В режиме ЧМ второй вход второгопереключателя 17 закрыт и принимаемыйсигнал прямого канала с третьего входаустройства через второй согласующий трансформатор , усилитель 12, фильтр 8, усилитель 10 и второй выход второго переключателя 17 поступает на информационныйвход демодулятора 15.Демодулятор 15 работает следующим образом,В режиме ФМ предельно ограниченныйфазомодулированный сигнал прямого канала через второй вход демодулятора поступает на входы фазовых детекторов 24 и 25,в которых производится суммирование помодулю два этого сигнала с когерентнымисигналами (не показаны), Выходные сигналы фазовых детекторов через переключатель 28, первый и второй входы которогооткрыты, а третий закрыт, поступают напервые входь 1 регистров 29 и 30 сдвига соответственно. С помощью импульсов, поступающих с третьего выхода счетчика 41 импульсов, в ячейки регистров 29 и 30 записываетсяинформация с выходов фазовых детекторов24 и 25, В промежутках между записьюинформации с отводов регистров 29 и 30сдвига с помощью первого 31 и второГо 32коммутаторов считывается информация,по мере считывания которой в зависимостиот состояния счетчика 41 и от значениясигнала на выходе коммутаторов 31 и 32(логические О или 1) на выходах дещифраторов 33 и 34 появляются двоичныечисла, соответствующие выборкам сигнала,типа приподнятый косинус, которые суммируются сумматорами 35 и 36. Числа, накопленные в накапливающих сумматорах, поступают на интеграторы 37 и 38, которыевычисляют скользящее среднее нескольких1112386 Фис.1 огибающих сигналов на выходах фазовых детекторов 24 и 25, возникающих соответственно на выходах сумматоров 35 и 36 вследствие того, что количество отводов регистров 29 и 30 сдвига выбирается меньшим количества его ячеек, поскольку для увеличения точности при демодуляции ЧМ- или ФМ-сигналов необходима высокая тактовая частота на вторых входах регистров 29 и 30 сдвига. При равенстве количества отводов регистров 29 и 30 сдвига количеству их ячеек сумматоры 35 и 36 за период тактовой частоты должны успеть вычислить сумму чисел, поступающих с дешифраторов. При этом быстродействие накапливающих сумматоров должно быть высоким,Для снижения требований по быстродействию к накапливающим сумматорам количество отводов выбирается меньшим количества ячеек, но после вычисления сумм производится вычисление скользящего среднего этих сумм.С помощью сумматоров 39 и 40 из последовательности чисел, поступающих с выходов интеграторов 37 и 38, вычитается постоянное число (порог) и определяются тем :амым моменты манипуляции.Выход знакового разряда сумматора 39 является информационным выходом синфазного канала, а выход знакового разряда сумматора 40 - информационным выходом квадратурного канала.Сигналы с выходов синфазного и квадратурного каналов поступают на декодер 42, в котором информация обоих каналов регенерируется и преобразуется в последовательность информационных импульсов, поступающих на первый выход устройства.При приеме ЧМ-сигнала обратного канала предельно ограниченный сигнал обратного канала через третий вход демодулятора поступает на вход формирователя 26 коротких импульсов, где осуществляется преобразование входного сигнала в последовательность коротких импульсов, моменты появления которых совпадают с моментами пересечения входным сигналом нулевой оси. С выхода формирователя 26 импульсы поступают на первый вход формирователя 27 импульсов постоянной длительности, формирующего импульсы, длительность которых меньше длительности полупериода верхней частоты 1 О манипулированного сигнала. Эти импульсыпоступают на первый вход реверсивного счетчика 43, на второй вход которого поступают импульсы с генератора 13. В реверсивном .счетчике 43 производится выделение огибающей ЧМ-сигнала обратного канала, и с по.мощью порогового блока 44 выделяются моменты манипуляции. Выход порогового устройства является третьим выходом обрат.ного канала.В режиме ЧМ третий вход переключа теля 28 открыт и предельно ограниченныйЧМ-сигнал прямого канала через второй информационный вход демодулятора 15, .формирователи 26 и 27 и переключатель 28 поступает на первые входы регистров 29 и 30 сдвига. Дальнейшая обработка ЧМ- сигнала происходит аналогично обработке ФМ-сигнала. Знаковыи вы ход одного из сумматоров 39 и 40 является вторым инфор.мационным выходом устройства.Таки м образом, предлагаемое устройствопреобразова ния си гналов может работать в режиме с ЧМ со скоростью 600 - 4200 бит/с, что расширяет его функциональные возможности,Использование предлагаемого устройствав системах передачи данных различного 35 назначения позволит расширить сферу егоприменения, поскольку отпадает необходи мость в отдельной разработке УПС с ЧМ на скорость работы 600 в 12 бит/с.Составитель Т. Барская Редактор О. Юрковецкая Техред И. Верес Корректор В, Синицкая Занан 6055/35. Тираж 568 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и о 1 крытий И 3035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патенте, г, Ужгород, ул. Проектная, 4