Резервированное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ПИСАНИЕ ИЗОБРЕТЕНИЯ ТВУ ВТОРСНОМЪГ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР.ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Авторское свидетельство СССР У 308430, кл, 6 06 .Р 15/16, 1970,2, Авторское свидетельство СССР 9642888, кл. Н 05 К 10/00, 1976.3. Авторское свидетельство СССР 9478460, кл. Н 05 К 10/00, 1973. (54)(57) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее блок сравнения, управляемый мажоритарный блок и в каждом из трех каналов. резервируемый блок, к выходу которого подключен вход блока контроля, и блок подсчета сбоев, выход управляемого маждритарного блока соединен с выходом устройства, информационные входы - с выходами резервируемых блоков, адресные входы которых соединены с адрееным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения надежности устройства, оно содержит регистр эталонов, а в каждом из трех каналов блок памяти конфигураций, блок памяти сбоев, формирователь адресов, дешифратор, первые и вторые элементы И и ИЛИ, выход блока контроля соединен ЯО, 1102068 А Н 05 К 10/00 С 06 Р 11/18 с первьщ входом первого элемента ИЛИ, второй вход которого соединен с выходом переполнения блока подсчета сбоев, а выход первого элемента ИЛИ соединен с информационным входом блока памяти конфигураций, выход которого соединен с первым входом первого элемента И, с управляющим входом управляемого мажоритарного блока и с соответствующим первым входом блока сравнения, вторые входы которого соединены с выходами регистра эталонов, а выход - с входом запрета записи блока памяти конфигураций и с вторым входом первого элемента И, выход которого соединен со счетнымР входом блока .подсчета сбоев, инфор- Е мационный вход которого соединен с вы ходом блока памяти сбоев, информацион. Цф ньй вход которого соединен с информационным выходом блока подсчета сбоев, выход дешифратора связан с адресными Б входами блока памяти конфигураций и блоха памяти сбоев, а вход - с выходо второго элемента ИЛИ, первый вход которого соединен с адресным входом устройства, второй вход - с выходом второго элемента И,первый вход котор го соединен с синхровходом устройства, а второй вход - с выходом формиро вателя адресов, вход которого соедине с выходом блока. памяти конфигураций,1 11020Изобретение относитсяк вычислительной технике и может использоваться вцифровых вычислительных системах различного назначения.Известен вычислительный комплекс,содержащий однотипные вычислительныемашины, разбитые на функциональныесекции, блок сопряжения, взаимосвязанный с указанными секциями 1 1 1.Недостатком комплекса является то, 1 Очто он не содержит средств, определяющих различную реакцию комплекса насбои и отказы; что может привестик быстрому исчерпанию резерва устройства. 15Известно также трехканальное мажоритарно-резервированное устройство,содержащее взаимосвязанные между собой функциональные блоки, мажоритарные элементы, блоки задания режимов щобмена состоящие из элементов ИЛИ,НЕ, И, дешифратора, регистра задания режимов обмена и. регистра заданияномера секции 2 3.Недостатком этого устройства также является то, что оно не содержитсредств, определяющих различную реакцию устройства на сбои и отказы,Наиболее близким техническим решением к предлагаемому является резеровированная система, содержащая однородные электронные вычислительныемашины (ЭВМ) (Функциональные блоки),мажоритарный элемент, вентиль блокировки мажоритарного элемента, к управляющему входу которого подсоединенблок подсчета числа отказавших ЭВМ(блок подсчета сбоев), а к выходу -схемы сравнения, вентили блокировкивыходов ЭВМ, управляющие входы кото Орых подсоединены к выходам схем сравнения, блоки подсчета числа сбоев,входы. которых подсоединены к схемамсравнения, а выходы - к управляющимвходам вентилей блокировки выходовЭВМ, и блоки обмена, входы которыхподсоединены к выходу вентиля блокировки мажоритарного элемента, выходыкоторого подсоединены к входам запоминающих устройств ЭВМ,а управляющиевходы блоков обмена подсоединены квькодам схем сравнения 33. Недостатком этой системы является ее пониженная надежность вследствие того, что подсчет сбоев осуществляется для ЭВМ в целом, а не для состав,ных ее Функциональных секций (напри. мер, для модулей запоминающих уст 68 2 ройств). При этом суммируются сбои " разноименных секций ЭВМ и отказ Фиксируется по переполнению счетчика сбоев, которое может произойти при единичных сбоях нескольких секций, не приводящих к отказу ЭВМ. Таким обраМом, в описанной системе производится преждевременная фиксация отказа ЭВМ и, как следствие, быстрое исчерпание резерва системы.Цель изобретения - повышение надежности за счет посекционного под-счета числа сбоев. Поставленная цель достигается тем, что, резервированное устройство, содержащее блок сравнения, управляемый мажоритарный блок и в каждом из трех каналов резервируемый блок, к выходу которого подключен вход блока контро. ля, и блок подсчета сбоев, выход уп-,равляемого мажоритарного блока соединен с выходом устройства, информационные входы - с выходами резервируемых блоков, адресные входы которых соединены с адресным входом устройства,содержит регистр эталонов, а в каждомиз трех каналов блок памяти конфигураций, блок памяти сбоев, формирователь адресов, дешифратор, первые и вторыеэлементы И и ИЛИ, выход блока контроля соединен с первым входом первогоэлемента ИЛИ, второй вход которого соединен с выходом переполнения блока подсчета сбоев; а вьвсод первого элемента ИЛИ соединен с информационным входом блока памяти конфигураций,выходкоторого соединен с первымвходом первого элемента И, с управляющим входом управляемого мажорнтарного блока и с соответствующим первымвходом блока сравнения, вторые входы.которого соединены с выходами регистра эталонов, а выход в , с входом запрета записи блока памяти конфигураций и с вторым входом первого элемента И, вькод которого соединен со счетньв входом блока подсчета сбоев, информационный вход которого соединен с выходом блока памяти сбоев, информационный вход которого соединен.,с информационным выходом блока подсче"та сбоев, выход дешифратора связанс адресными входами блока памяти конфигураций и блока памяти сбоев, а вход - с вькодом второго элемента ИЛИ, первый вход которого соединен с адресным входом устройства, второй вход - с выходом второго элемента И,3 11020первый вход которого соединен с синхровходом устройства, а второй вход - .с выходом формирователя адресов, входкоторого соединен с выходом блока памяти. конфигураций, 5На фиг.1 изображена блок-схемарезервированного устройства, на фиг,2"схема управляемого мажоритарного блока,Резервированное устройство содер Ожит три канала 1-3, управляемый мажоритарный блок 4, блок 5 сравненияи регистр 6 эталонов. Каждый канал1(2,3) содержит резервируемый блок 7,блок 8 памяти конфигураций, блок 9 15памяти сбоев, дешифратор 10, блок11 контроля, блок 12 подсчета сбоев,формирователь 13 адресов (включающийначетчик импульсов), первый 14 и второй 15 элементы И, первый 16 и второй 17 элементы ИЛИ, Устройство также содержит синхровход 18, адресныйвход 19 и выход 20,Мажоритарный блок содержит элемент ИЛИ 21, элементы И 22-27, эле,менты НЕ 28-30, элемент И-НЕ 31, мажоритарный элемент 32, элемент И 33и элемент НЕ 34.Блок 11 контроля может быть выполнен, например, в виде схемы контроляпо модулю два. Блоки 8 и.9 могут бытьвыполнены в виде электронной памяти,каждая ячейка которой. соответствуетодной секции блока 7, В качествеблока 12 может быть использован счет"З 5чик.. Устройство работает следующим образом,Начальное состояние всех ячеекблока 8 - единичное, а состояние бло ка 9, счетчиков 12 и 13 - нулевое.Пусть время решений задач, выполняемых блоком 7, разбито на последовательность тактов, Контроль работы секций блока 7 осуществляется оператив- "5но блоком 11 с записью результатовконтроля через элемент ИЛИ 16 в ячейку блока 8, соответствующую той секцииблока 7, информация которой появляется в момент контроля на выходе блока 7. Норме контроля соответствует нулевой уровень сигнала на выходе блока11. При записи в блок 8 на другомвходе элемента ИЛИ 16 - "0", а навыходе блока 5 - разрешающий потен" Ыциал ("1"),Адрес ячейки блока 8 задается дешифратором 10, дешифрирующим адрес 68 4секции, поступающий с адресного входа 19 устройства (показан один из разрядов адреса) на входы блока 7 и через элемент ИЛИ 17 на вход дешифратора 10.Обработка результатов контроля производится по импульсу на входе 18 в свободное время,от решения задач в такте. При этом содержимое формиро". вателя 13 (на чертеже показан один из его выходных разрядов) поступает через элемент И 15 и элемент ИЛИ 17 на входы дешифратора 10, который на своих выходах формирует адрес секции, заданной Формирователем 13, при этом на выходе блока 8 появляется одноразрядный код конфигураций, единичное (нулевое) значение которого указы- вает на неисправность (исправность) соответствующей секции по результатам контроля, осуществляемого блоком 11.На выходе блока 9 появляется код, соответствующий содержимому ячейки, хранящей количество сбоев секции. Этот код поступает в блок 12 и суммируется в нем с сигналом неисправности секции, поступающим через элемент И 14 с выхода блока 8. Суммирование производится при формировании разрешающего сигнала ("1") на выходе блока 5. Этот разрешающий сигнал вырабатывается в том случае, если выходной трехразрядный код конфигураций трех каналов 1-3 не равен ни одному из эталонов, хранящихся в регистре 6. Эталонными кодами являются коды "01 1" "101", "110", т.е. разрешающий сиг" нал (сигнал несравнения) на выходе блока 5 вырабатывается в том. случае, если обнаружена неисправность только одного канала. При неисправности (сбое или отказе) одного из каналов 1-3 реконфигурацию устройства можно не производить, так как защита от такой неисправности достигается автоматически за счет мажаритирования информации на управляемом мажоритарном блоке 4. Если обнаружена неисправность двухканалов, то разрешающий сигнал навыходе блока 5 не Формируется,запись в блок 8 запрещается и элемент И 14 не срабатывает. Он не срабатывает также при отсутствии обнару"жения неисправности блоками 11 каждого из каналов 1.-3 (в этом случаевыход блока 8 памяти конфигураций ра.вен "0"),1102068При несрабатывании элемента И 14 код из блока 9 суммируется с "0" и переписывается из блока 12 в блок 9. На выходе переполнения блока 12 при этом нулевой сигнал и в ячейку 5 блока 8 записывается информация отказа секции.При отсутствии обнаружения нейсправности ("0" на выходе блока 8) содержимое формирователя 13 увеличивается на единицу, и в следующем . также будет производиться подсчет сбоев для следующей секции, При переполнении формирователя 13 в нем устанавливается номер первой по счету 15 секции.При обнаружении неисправности секции изменения номера секции не происходит и в следующем такте производится анализ сбоев этой же секции. Это 20 позволяет быстрее определять секции, в которых произошли постоянные отказы,Блок 4 (фиг.2) работает следующим ,образом.При подаче на его управляющие вхо" 5 ды комбинаций сигналов "000", "001", "010", "100", на выходе элемента 32 и элемента И 33 - код "О", элементы И 22-24 ие срабатывают, а через элемент НЕ 34 разрешено срабатывание30 элементов И 25-27. При этом на выходе элемента ИЛИ 21 формируется мажори. тироваиная информация. При подаче на управляющие входы блока 4 комбинации "111" срабатывает элемент И-НЕ 15 31, на его выходе и на выходе элемента И 33 формируется код "0" и блок 4 работает аналогично описанному.При подаче на управляющие входы блока 4 комбинации сигналов "011" 40 Г 101", "110") на выходах элемента И-НЕ 31 мажоритарного элемента 32и элемента И 33 формируется код "1",что разрешает срабатывание элементов И 23-24 по второму входу и через элемент НЕ 34 запрещает срабатывание элементов И 25-27,При подаче кода "011" ("101", 110")на вйходе элемента НЕ 28 (29,30) формируется код "1" и разрешается срабатывание элемента И 22 (23,24) срабатывание элементов И 23,24 (22,24,22,23), при этом запрещено кодов "0"с выходов элементов НЕ 29,30(28,30,28,29). В результате на выход элемента И 22 (23,24), элемента ИЛИ 21 .и выход блока 4 поступает код с третьего (второго, первого) информационного входа.Из описания работы всего устройст"ва видно, что устройство обеспечивает анализ не более одного сбоя одной секции в каждом такте. Это позволяет защититься от быстрого исчерпания резерва устройства при увеличенномпотоке сбоев. Если все же такое исчерпание резерва будет происходить (оновыражается в установке кода конфигураций "111" до того, как устройство перестанет быть работоспособным), тоувеличением времени между последовательными подачами сигнала на вход18 можно без изменения структуры устройства добиться дополнительной защитыот быстрого исчерпания резерва,Хаким образом, в предлагаемом устройстве исключается преждевременнаяфиксация отказа резервируемого блокаи осуществляется защита от быстрогоисчерпания резерва, что значительноповышает надежность работы всего уст"ройства.