Аналого-цифровой преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 19) (И) 11 НОЗК 1317 1с ОПИСАНИЕ ИЗОБРЕТЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1. "Антометрия",. 1973, Р 3,с. 104.2. "Приборы и техника эксперимента", 1979, Р 2, с. 96,3. Авторское свидетельство СССРФ 839046, кл, Н 03 К 13/17, 1979(прототип),(54)(57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий усилитель с перестраинаемым коэффициентом передачи,первый вход которого соединен с шиной входного сигнала, второй входчерез последовательно соединенныециФроаналоговый преобразовательи регистр пайяти соединен с выходамишифратора, а третий вход через блоккоррекции сигнала обратной связис первым выходом многопороговогокомпаратора и первым входом. Формирователя кода, выход усилителя с перестраиваемым коэФфициентом передачи соединен с первым входом многопорогового компаратора, второй входкоторого соединен с выходом блокауправления и нторым входом блокакоррекции сигнала обратной связи,второй выход многопорогового компаратора через последонательно соединенные блок Формирования нормальногоунитарного кода и шифратор соединенс вторым входом Формиронателя кода,выход которого соединен с первым входом комбинационного сумматора,выход которого подключен к выходнойшине, о т л и ч а ю щ и й с я тем,что, с целью сокращения времени обработки массива измерительной информации, в него введены блок анализаполярности результата преобразования и вариатор длительности циклапреобразования, пернь 1 й вход которогосоединен с выходом блока управленияи вторым входом блока формированиянормального унитарного кода, второйвход - с выходом усилителя с перестраинаемым коэффициентом передачи,а выход - с управляющими входамирегистра памяти и усилителя с перестраиваемым коэффициентом передачии с первым входом блока анализаполярности результата преобразования, к второму входу которого подключен ныход Формирователя кодов,а выход соединен с вторым входомкомбинационного сумматора. 2. Аналого-цифровой преобразователь по п. 1, о т л и ч а ю щ и йс я тем, что нариатор длительностицикла преобразования вь 1 полнен на блоке анализа преобразуемого сигнала.шифраторе и ден 1 ифраторе, выход которого подключен к выходу вариатора: длительности цикла преобразования и к первому входу шиФратора, к второму входу которого подключен выход блока анализа преобразуемого сигнала а к выходу - первый вход дешифратора второй вход которого соединен с первым входом вариатора длительности цикла преобразования, второй вход которого подключен к входу блока ана лиза преобразуемого сигнала.Изобретение относится к областиизмерительной техники и может бытьиспользовано и информационно-измерительных системах, гибридных вычислительных комплексах, системах автоматики, регулирования и контроля. 5Известен аналого-циФровой преобразователь ( АЦП) повышенного быстродействия, содержащий суммирующийусилитель, основной цифроаналоговый.преобразователь (ЦАП), выходной )Орегистр и блок управления Г 12.Недостатками этого преобразователя являются отсутстние возможностикодирования сигналов обеих полярностей и необходимость использованиядля его реализации прецизионных,сложных в настройке элементов.Известен также АЦП с циклическимуточнением результата, содержащийнабор масштабных усилителей ( усилитель с перестраинаемым коэффициентомпередачи )., коммутатор аналоговыхсигналов, многопороговый компаратор,нуль-орган, дешифратор, блок управления, сумматор, регистр памяти инабор ЦАП 123К недостаткам устройства относятсяневозможность кодирования двухполярных сигналон и как следствие - непостоянство времени преобразованиявходного сигнала Фр, которое колеблется в пределахгде 1 - время одного элементарноготакта преобразования;п -минимально 35возможное количество тактов в течение всего процесса преобразования.Наиболее близким техническим решением к предлагаемому является АЦП,.содержащий усилитель с перестраивае Омым коэффициентом передачи, много пороговый компаратор, дешифратор,сумматор, регистр памяти, ЦАП, устройство управления и блок Формирования нормального унитарного кода,45вход которого подключен к первомувыходу многопорогового компаратора,а выход через дешифратор соединен спервым входом формирователя кодов,выход которого подключен к входу,сумматора, а к второму входу формирователя кодов подключен второй вход, многопорогового компаратора и блоккоррекции сигнаЛа обратной связи,перный вход которого соединен свторым входом компаратора, а выход 55с инвертирующим входом усилитеЯяс перестраиваемым коэффициентомпередачи, второй управляющий входблока коррекции подключен к выходуустройства управления 31. бОНедостатком устройства являетсяотсутствие возможности сокращениявремени преобразования массивовинформации иэ-за фиксированного времени преобразования. б 5 Цель изобретения - сокращение времени обработки массива измерительной информации.Цель достигается тем, что аналого-цифровой преобразователь, содер.ф жащий усилитель с перестраиваемым коэффициентом передачи, первый вход которого соединен с шиной входного сигнала, второй вход через последовательно соединенные цифроаналого-: вый преобразователь и регистр памяти соединен с выходом шифратора, а третий вход через блок коррекции сигнала обратной связи - с первым выходом многопорогового компаратора и перври нходом формирователя кода, выход усилителя с перестраиваемым коэффициентом передачи соединен с первым входом многопорогового компаратора, второй вход которого соединен с выходом блока управления и вторым входом блока коррекции сигнала обратной связи, второй выход многопорогового компаратора через последо- нательно соединенные блок формирования нормального унитарного кода и шифратор соединен с вторым входом Формирователя кода, выход которого соединен с первым входом комбинационного сумматора, выход которого подключен к выходной шине, введены блок анализа полярности результата преобразования и вариатор длительности цикла преобразования, первый вход которого соединен с выходом блока управления и вторым входом блока формирования нормального унитарного кода, второй вход - с выходом усилителя с перестраинаемым коэффициентом передачи, а выход - с управляющими входами регистра памяти и усилителя с перестраиваемым коэффициентом передачи и с первым входом блока анализа полярности результата преобразования, к второму входу которого подключен выход Формирователя кодон, а выход соединенс вторнм входом комбинационного сумматора. Вариатор длительности цикла преобразования выполнен на блоке анализа преобразуемого сигнала, шифраторе и дешифраторе, выход которого подключен к выходу вариатора длительности цикла преобразования и к первому входу шифратора, к второму входу которого подключен выход блока анализа преобразуемого сигнала, а к выходу - первый вход дешифратора, второй вход которого соединен с первым входом нариатора длительности цикла преобразования, второй вход которого. подключен к входу блока анализа преобразуемого сигнала,На фиг. 1 представлена структурная схема АЦП; на Фиг. 2 - структура вариатора длительности цикла преобразования.В состав АЦП входят усилитель 1 сперестраиваемым коэффициентом переда-чи, многопороговый компаратор (МК2, блок 3 управления, блок 4 формирования нормального унитарного кода,блок 5 коррекции сигнала обратнойсвязи, формирователь б кода, вифратор 7, регистр 8 памяти, комбинационный сумматор (СМ 19, ЦАП 10, блок11 анализа полярности результатапреобразования, вариатор 12 длительности цикла преобразования, содержащий блок 13 анализа преобразуемогосигнала, шифратор 14, дешифратор15, шины 1 б и 17, шина 18 входногосигнала, шина 19 и шина 20 выходногокода.Выход усилителя 1 подключен кодному из входов МК 2. Второй входМК 2 соединен с выходом блока 3,которь 1 й осуществляет потактное стробирование МК 2. Один иэ выходов МК2 соединен с входом блока 4, а другой - с входами блока 5 и Формирователя б. Блок 4 приводит возможноошибочные кодовые комбинации на выходе МК 2, возникающие вследствиебольшого допустимого разброса зоннечувствительности компараторов,входящих в блок МК 2, к сплошнойпоследовательности единиц, т.е, кнормальному унитарному коду. Выход ЗОблока 4 соединен с входом шифратора7. Выход шифратора 7 соединен свторым входом формирователя б и совходом регистра 8. Выход Формирователя б соединен с одним из входов 35СМ 9, а выход регистра 8 - с входом ЦАП 10, который на каждом тактеФормирует аналоговый эквивалент сигнала, соответствующий поступающемув регистр 8 из шиФратора 7 цифро Овому коду, Аналоговые выходы ЦАП 10и блока 5 подключены соответственнок первому и второму инвертирующимвходам усилителя 1.Выход формирователя б соединентакже с блоком 11, выход которогоподключен к СМ 9. Блок 11 в зависимости от полярности результата преобразования на каждом такте осуществляет операцию размножения знака.Выход блока 3 соЕдинен также с 50управляющими входами блоков 4 и 5 ис одним из входов вариатора 12, надругой вход которого подключаетсявыход усилителя 1. Вариатор 12 осуществляет последовательный выбор 55очередного такта преобразования..Блок 13 (Фиг. 21 определяет диа-,пазон сигнала на данном такте преобразования. Его выход соединен с первым входом шифратора 14, Выход шифратора 14 соединен с первым входомдешифратора 15, выход которого соеди нен с вторым входом шифратора 14.Вход блока 13 вариатора 12 шиной 16соединен с выходом усилителя 1, а5 второй вход дешифратора 15 шиной 17соединен с выходом блока 3. Третий( неинвертирующий 1 вход усилителя 1соединен с шиной 18 входного сигналаВыход дешифратора 15 соединен такжешиной 19 с управляющими входами усилителя 1, регистра 8 и блока 11, Выход сумматора 9 соединен с шиной 20 выходного кода.Устройство работает следующим образом.Импульсом подготовки к работе все узлы АШ( устанавливаются в исход-. ное состояние. Преобразуемый сигнал по шине 18 поступает на неинвертирующий вход усилителя 1, В процессе преобразования коэффициент передачи К усилителя 1 может принимать 0 значений, последовательно возрастая в % раз на каждом такте, причем К;:Р"р 1 "1,20; 2 414 2 где р - коэффициент передачи усили. -теля 1 на первом такте;- множитель увеличения коэффициента передачи усилителя1 на +1 также по сравнению-ым тактом;( - номер такта преобразованиямаксимально возможное числоэлементарных тактов преобразования;и - число двогчных разрядов кодацифрового эКвивалента входного аналогового сигнала,определяемых на одном такте.Таким образом, на первом тактепреобразования коэффициент передачи усилителя %;= =ф. С выхода усилителя сигнал подается на вход много - порогового компаратора. Код, формируемый на .выходе МК 2, может отличаться от унитарного наличием нулей среди сплошного ряда единиц. Это возникает вследствие грубой настройки компараторов, зоны нечувствительности которых могут перекрываться. Поэтому код с выхода много- порогового компаратора поступает на вход блока 4 формирователя нормального унитарного кода.Сформированный и хранящийся в блоке 4 нормальный унитарный код преобразуется в шифраторе 7 в прямой двоичный позиционный код дюжая записи в регистр 8, управляющий взведением разрядов ЦАП 10, и в формирователь б, который формирует дополнительный код, что создает очевидные преимущества при операции сложения разно- полярных кодов.Сформированные в шифраторе 7 Ъа первом такте преобразования й разряды цифрового эквивалента преобразуемого сигнала поступают на формирование аналогового эквивалента (компенсирующего сигнала через соответствующую секцию регистра 8 в пстаршие разряды ЦАП 10 и через Формиро1092720 50 10987654321 10101001 бО 1111111001 ватель 6 - в о старшие разряды сумматора 9. Одновременно признак знакацифрового эквивалента преобразуемогосигнала подается в блок 5 для формирования поправки- на полярность икомпенсирующий сигнал, обратной связи.Обычная операция суммирования, раэне-.полярных кодов, значительно упрошаемаяпри осуществлении ее в дополнительном коде, осложняется все же тем,что кодовые комбинации складываются 10с различными характеристиками имантиссами, оПределяемыми порядкомкодовой комбинации данного такта вобщем порядке окончательного выходного кода. Производя операцию размножения знака, которую осуществляетблок 11, можно значительно сократитьвремя формирования результата преобразования в СМ 9.В качестве иллюстрации логики операции сложения с размножением знака приведем пример сложения двух кодовых комбинаций,полученных в процессе предыдущих тактов преобразования и на текущем такте, Примем в примере в: 2 ио:4, где п=й,М 10101001 - комбинация - результат прошедших тактовпреобразования. 1001 - результатйреобразования текущего такта. 30Наличие единицы в старшем разрядекодовой комбинации является признаком отрицательной полярности,Прибавление кода текущего тактак уже имеющейся комбинации производства со сдвигом в п -и разрядов 10987654321+101010011001 40Таким образом, в младшем (1-ом 1 разряде требуется осуществить операцию сложения, а в 4-ом разряде - операцию вычитания,После размножения знака указанное 45 выражение примет вид10987654321 101010011111111001Суммирование дальше ведется безучета знаков кодовых комбинаций ивыполняются все правила суммированиядвоичных кодов. В итоге получаем 1 О 1 О О 1 1 1 О 1 Таким образом, функции блока, анализа полярности результата преоб б 5 раэования заключаются в том, чтоон в зависимости от знака результата преобразования на данном тактеосуществляет процедуру размножения .энака,т.е. доопределяет со стороныстарших разрядов слагаемое, определенное на данном такте., последовательностью единиц., в случае отрицательной его полярности и последовательностью нулей в случае, если знак слагаемого положительный, и подаетрезультат доопределения на входсумматора 9. Одновременно с описанной последовательностью преобразования сигнала с выхода усилителя 1 этот же сигнал подается на вход блока 13 вариатора12. Блок 13 состоит из набора компараторов, число которых выбирается равным количеству тактов преобразования, а пороги срабатывания выбираются равными диапазонам измерениясигнала на каждом из тактов соответственно, Погрешность задания порогов срабатывания компараторов блока 13 их эоны нечувствительности не должны превышать величины младшего разрядапреобразования сигнала на соответствующем данному диапазону такте,Определяя диапазон, в котором находится сигнал на каждом из текущихтактов, можно передать дальнейшеепреобразование его на соответствующий этому диапазону такт, очевидно,что этот очередной такт не всегдадолжен быть следуюшим по порядку,т,е. случаи, в которых результатамипреобразования сигнала на одном илинескольких следующих по порядкутактах должны стать нулевые кодовыекомбинации, могут быть определенызаранее, и зти такты могут бытьВыбор нужного номера следующеготакта в вариаторе 12 происходитслЕдующим образом. Код, соответствующий номеру одного из последующихтактов, в диапазоне измерения которого находится сигнал,поустпившийна вход блока 13 с выхода усилителя1, преобразуется в шифраторе 14 в двоичный позиционный код и поступает на один из входов дешифратора 15,По команде из блока 3 управлениядешифратор 15 формирует управляющий сигнал, осуществляющий переключенияв основной схеме преобразователя:выбор коэффициента передачи усилителя 1, выбор секции регистра 8 длязаписи кода эквивалента сигнала натекущем такте, стробирование блока11, Дешифратор 15, кроме того, управляет работой шифратора 14, который в зависимости от состояния выхода дешифратора 15 преобразует состояния выходов тех компараторов блока13, пороги которых определяютсядиапазонами измерения сигнала наоставшихся тактах,Эквивалент сигнала с выхода ЦАП10, скорректированный сигналом бло-,ка 5, в усилителе 1 компенсируетвходной сигнал. Разность междувходным и компенсирующими сигналамипередается усилителем 1 для дальнейшего преобразования с коэффициентомпередачи, соответствующим номеруследующего рабочего такта. Номерэтого такта и соответстственнокоэффициент передачи усилителя определяется в вариаторе 12, учитываявеличину входного сигнала, а не задается жестко блоком 3 управления,как в прототипе. Коэффициент передачи усилителя 1 на д-ом такте выбирается из укаэанного соотношения, Выбор коэффициента передачи усилителя1 таким образом приводит к расширениюв 0 оМдиапазона измерения разностисигйалов на каждом такте по сравнению с необходимым при обычном послеовательно-параллельном преобраэоваии.Вводимая информационнаяизбыточность позволяет использовать быстродействующие узлы (компараты, усилитель) невысокой точности и значительно упрощает принципиальнуюсхему преобразователя. В этом случаерезультат преобразования предыдушихтактов доопределяется в последующемтакте ви в п )младших разряда, гдеи= 0 оф- Ь .Таким образом, в результате преобразования Формируется М-разрядный двоичный эквивалент входного сигнала где М = п + (0 - 1) и=и + ( -1) 1 о 21гПередавая с помощью вариатора 12 управление на соответствующий такт и исключая из алгоритма такты, результатами преобразования которых могли бы быть нулевые кодовые комбинации, можно значительно сократить среднее время обработки массива информации.К сокращению времени преобразования приводит и использование при операции сложения в сумматоре 9 раэнополярных кодов операции размножения знака, осушествлением которой управляет блок 11.Типичными условиями эксплуатации ЛЦП являются такие, когда сигналы на входе его изменяются не во всем динамическом диапазоне, а в зоне малых значений или распределены по случайному логарифмическому или экспоненциальному закону. Сокращение времени преобразования, таких массивов информации может составлятьдо 50 .В качестве базового варианта длясравнения используем АЦП иэ серийновыпускаемого устройства пребразо вания типа УП-б, построенный по принципу поразрядного кодирования спреобразованием многоразрядныхприращений. Этот. принцип преобразования чаще называется методом после довательно-параллельного преобразования. АЦП из стойки УП, являющерся -одной из модификаций устройства УП-б, имеет следующие параметры в=3; и=4; М=12, .время преобразования (Фир) 15 мкс.Наиболее просто подсчитать сокращение времени .преобРазования дляслучая, когда на входе обоих сравниваемых АЦП присутствует сигнал,значения которого распределены повсему диапазону по равномерному закону( хотя при этом условии достоинства предлагаемого варианта АЦПпроявляются далеко не полностью) .Коэффициент сС сокращения временирассчитывается по формуле1 1-1 1 0-222 щ(е- )ЕПри обработке массива информации,состоящего, например, из 1000 точек,время обработки его при использова -нии базового варианта составитТ= 1,8= 15 1000=15103 мкс. РПри построении АЦП согласно изобретению, обладающего сходными сбазовым ваРиантом паРаметРами (+р=15 мкс, М=13 и 1=4 ), показательт должен быть равен 2. В этом случаекоэфФициент сокращения времени преобразования оказывается равным+ +45 2 4 2 4 2 4 100=5,6,а время обработки массива из 1000отсчетов при равномерном законе50 распределения значений сигнала вовсем диапазоне окается равнымТ= Вдрк (1-Ж)=15 10 (1-0,056 )- 14,1 10мкс.Таким образом, технико-экономичес кий эффект от использования данногоАЦП состоит в сокращении времени обработки массива измерительной информации (выигрыш по времени с базовым АЦП 5 6 )