Матричный вычислитель

.Е.Пухов Бюл, Р 12 А,И.Стас Ф.Е.Ли асражтретье дункци =1 1+ вого ф соедин ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ НИЕ ИЗОБР(71) Киевский ордена Трудового Кр ного Знамени институт инженеров г данской авиации(56) 1, Авторское свидетельство СССР. В 773617, кл. 6 06 Р 7/552, 1980.2, Авторское свидетельство СССР В 857981, кл. Я 06 Р 7/552, 1981 (прототип).(54)(57) 1. МАТРИЧНЫЙ ВЫЧИСЛИТЕЛЬ, содержащий (и -1) сумматоров ( и - разрядность выходного кода) и элемент ИЛИ, входы которого соединены с входами двух старших разрядов аргумента устройства, выход ) -го разряда (3 в 2,3 1+2) 1-го сумматора (1=1,2 и) соединен с -1)-и разрядом первого входа ( 1+1)-го сумматора, о т л и ч а ю щ и й с я 1 ем, что, с целью расширения класса Решаемых задач путем дополнительной возможности вычисления обратной функции помимо прямой, в него введены (й -1) функциональных переключателей, одноразрядный сумматор и коммутатор, причем управляющие входы функциональных переключателей икоммутатора и мпадшие разряды первых входов сум" маторов соединены с управляющим вхо. дом вычислителя, первый выход (1+1)- го функционального переключателя сое дииеи с вторым входом 1-го сумматора, первый вход (+1)-го функционального переключателя ( 1=0,1,2 Ь) соединен с (21+2 )-м, (2 Ч +3) -м и(2 к+4)-м разрядами входа аргумента вычислителя, выход переноса и старшего разряда суммы 1-го сумматора соединен с вторым информационным вхоцом (1+1)-го Функционального пе)релючателя, выход элемента ИЛИ соединен с вторым информационным входом первого функционального переключателя, первый и второй информационные входы коммутатора соединены соответственно с выходом переноса старшего разряда первого сумматора и выходом старшего разряда третьего функционального переключателя, выход которого подключен к входу переноса одноразрядного сумматора, разрядный, вход которого соединен с первым выходом первого функционального переключателя, вход старшего разряда (1 +2)-го функционального переключателя соединен с выходом старшего разряда (1 +3)-го функционального переключателя (=1,2 и -4), входстаршего разряда первого функциональ. ного переключателя соединен с выходом старшего разряда второго функционального переключателя, выход (и -1)-го сумматора и вторые выходы функциональных переключателей соеди-иены с выходом устройства, третий вы ход 1-го функционального переключателя соединен с (.1+1)-м разрядом го информационного входа в -гс онального переключателя . От= 1 и -1), третий выход перункционального переключателя ен с разрядным входом первого сумматора, выход одноразрядного сумматора соединен с вторым информационным входом второго функционального переключателя.2. Вычислитель по п. 1, о т л ич а ю щ и й с я тем что первый функциональный переключатель содержит шесть элементов 2 И-ИЛИ, первые входы которых соединены с управляющим входом функционального переключателя, вторые входы второго, третьего и четвертого элементов 2 Й-ИЛИ соединены с первым разрядом первого информационного входа Функционального переключателя, третий вход второго, четвертый вход третьего, вто1083185 рой и третий гходы пятого и шестого элементов 2 И-ИЛИ соединены с вторым разрядом первого информационного входа функционального переключателя, четвертый вход пятого и второй вход шестого элементов 2 И-ИЛИ соединены с третьим разрядом первого информационного входа функционального переключателя, второй вход первого, чет-, вертый вход второго и третий вход четвертого элементов 2 И-ИЛИ соединены с вторым информационным входом функционального переключателя, третий вход первого элемента 2 И-ИЛИ соединен с входом старшего разряда функционального переключателя, выход второго элемента 2 И-ИЛИ соединен с первым выходом функционального лереключателя, второй выход которого соединен с выходом четвертого элемента 2 И-ИЛИ, выходы третьего, пятого и шестого элементов 2 И-ИЛЙ соединены с третьим выходом функционального переключателя, выход старшего разряда которого соединен с выходом первого элемента 2 И-ИЛИ.3. Вычислитель по и. 1, о т л ич а ю щ и й с я тем, что (1 +1)-й функциональный переключатель содержит (1 +7) элементов 2 И-ИЛИ, первые входы которых соединены с управляющим входом функционального переключателя, первый выход которого соединен с выходами элементов 2 И-ИЛИ с третьего по (1 +7)-й, вторые входы элементов 2 И-ИЛИ с третьего ло Изобретение относится к вычислительной технике и может быть применено в качестве спецпроцессора вкомплексе с цифровой вычислительноймашиной для оперативного вычисленияоперации корня квадратного или квадрата числа,Известно устройство для извлечения квадратного корня, содержащее(и) группу последовательно соединенных одноразрядных сумматоров,группу сумматоров по модулю два,группу элементов ИЛИ, группу элементов НЕ, (и) дополнительные группы из (и-1) сумматоров ло модулюдва в каждой, группу элементов И игенератор единиц, причем выход каждого )-го =1,22+3.) одноразрядного сумматора 1-й группы (1==1,2,..и) соединен с первым входом -1)-го одноразрядного сумматора (1+1)-й группы 1 ).Недостатком данного устройства является ограниченный класс решаемых 1 +б)-и соединены с выходом первогоэлемента 2 И-ИЛИ, третьи входы (1+3)-гои. (1 +4)-го элементов 2 И-ИЛИ соединены с первым разрядом первого информационного входа функционального переключателя, второй разрядпервого информационного входа которого соединен с третьими входами(1 +6)-го и (1+7)-го элементов 2 И-ИЛИ,четвертый вход (1+б)-го и второйвход ( +7)-го элементов 2 И-ИЛИ соединены с третьим разрядом первогоинформационного входа функционального переключателя, второй и третий.входы второго элемента 2 И-ИЛИ соединены с вторым информационным входомфункционального переключателя, второй вход первого элемента 2 И-ИЛИ соединен с вторым входом второго эле-.,мента 2 И-ИЛИ и с вторым информационнымвходом и выходом старшего разрядафункционального переключателя, выходвторого элемента 2 И-ИЛИ соединен свторым выходом функциОнального переключателя, третий вход второго элемента 2 И-ЙЛИ соединен с входом старшего разряда функционального переключателя, третий вход (р+3)-го элемента 2 И-ИЛИ (р=1,2,, , 1 ) соединен с соответствующим разрядом третьего информационного входа функционального переключателя, выход которого соединен с выходом (1+5)-го элемента 2 И-ИЛИ, выход второго элемента2 И-ИЛИ соединен с вторым выходом функ.ционального переключателя. задач из-за того, что в устройствереализуется только операция извлече ния квадратного корня.Наиболее близким к иредлагаемому 5 по технической сущности являетсяустройство, содержащее (и) группупоследовательно соединенных одноразрядных сумматоров по (2+) в каждой -й группе, группу. сумматоров по 1( модулю два, группу элементов ИЛИ,группу элементов НЕ, группу из(+1)-й гРуппы соединен с первым входом "1)-го одноразрядного сумматора ь-й группы 2.Недостатком известного устройстваявляется ограниченный класс решаемыхзадач, определяемый тем, что в нем 2 О реализуется только одна функция ине реализуется обратная.цель изобретения - расширениекласса решаемых задач за счет дополПоставленная цель достигается тем, что в матричный вычислитель, содержащий (и) сумматоров (и- разрядность выходного кода) и элемент ИЛИ, входы которого соединены с входами двух старших разрядов аргумента устройства, выход )-го разряда =2,3+2) 1-го сумматора10 (=1,2п) соединен с -1)-м разрядом первогО входа (1+1)-го сум" матора, введены (й) функциональных переключетелей, одноразрядный сумматор и коммутатор, причем управляющие входы Функциональных переключателей и коммутатора и младшие разряды первых входов сумматоров соединены с управляющим входом вычислителя, первый выход (+1)-го функционального переключателя соединен с вторым входом -го сумматора, первый информационный вход (к+1)-го,функционально.- го переключателя (к=0,1,2, п). соединен с (2 к+2)-м, (2 к+3)-м и (2 к+4)-м разрядами входа аргумента вычислителя, выход переноса и старшего разряда суммы. 1-го сумматора соединен с вторым информационным входом (+1)-го Функционального переключа теля, выход элемента ИЛИ соединен с вторым информационным входом первого функционального переключателя, первый и второй информационные входы коммутатора соединены соответственно 35 с выходом переноса старшего разряда первого сумматора и выходом старшего разряда третьего функционального переключателя, выход которого подключен к входу переноса однораз( рядного сумматора, разрядный вход которого соединен с первым выходом первого функционального переключателя, вход старшего разряда ( 2+2)-го Функционального переключателя соеди нен с выходом старшего разряда ( 2+3)- го функционального переключателя ( 6=1,2 п), вход старшего разряда первого функционального переключателя соединен с выходом старшего разряда второго функционального переключателя, выход (и)-го сум" матора и вторые выходы Функциональных переключателей соединены с вы- ходом устройства, третий выход -го Функционального переключателя соеди" 55 нен с ( 1+1)-м разрядом третьего информационного входа щ-го функционального переключателя (в=,+1 п), третий выход первого функционального переключателя соединен с , 60 разрядным входом первого сумматора, выход одноразрядного сумматора соединен с вторым информационным входом второго функционального переключагеля. 65 При этом (1+1)-й функциональные переключатель содержит (1+7) элементов 2 И-ИЛИ, первые входы которых соединены с управляющим входом функционального переключателя, первый выход которого соединен с выходами элементов 2 И-ИЛИ с третьего по (+7)-й, вторые входы элементов 2 И.-ИЛИ с, третьего по (+6)-й соединены с выходом первого элемента 2 И-ИЛИ, третьи входы (+3)-го и (1+4)-го элементов 2 И-ИЛИ соединены с первым разрядом первого информационного входа функционального переключателя, второй разряд первого информационного входа . которого соединен с третьими входами (+6)-го и (+7)-го элементов 2 И-ИЛИ, четвертый вход (+6)-го и второй вход (1+7)-го элементов 2 И-ИЛИ соединены с третьим разрядом первого информационного входа функционального переключателя, второй и третий входы второго элемента 2 И-ИЛИ соединены с вторым информационным входом функционального переключателя, второй вход первого элемента 2 И-ИДИ соединен с вторым входом второго элемента 2 И-ИЛИ и с вторым информационным входом и выходом старшего разрядаФунк-: нительной возможности вычисленияобратной Функции у= /х. Причем первый Функциональный переключатель содержит шесть элементов 2 И-ИЛИ, первые входы которых соединены с управляющим входом первого Функционального переключателя, вторые входы второго, третьего и четвертого элементов 2 И-ИЛИ соединены с первым разрядом первого информационного входа функционального переключателя, третий вход второго, четвертый вход третьего, второй и третий входы пятого и шестого элементов 2 И-ИЛИ соединены с вторым разрядом первого информационного входа функционального переключателя, четвертый вход пятого и второй вход шестого элементов 2 И-ИЛИ соединены с третьим разрядом первого информационного входа Функционального переключателя, второй вход первого, четвертый вход второго и третий вход четвертого элементов 2 И-ИЛИ соединены с вторым информационным входом функционального переключателя, третий вход первого элемента 2 И-ИЛИ соединен с входом старшего разряда Функционального пер ключателя, выход второго элемента 2 И-ИЛИ соединен с первым выходом Функционального переключателя, второй выход которого соединен с выходом четвертого элемента 2 И-ИЛИ, выходы третьего, пятого и шестого элементов 2 И-ИЛИ соединены с третьим выходом функционального переключателя, выход старшего разряда которого соединен с выходом первого элемента 2 И-ИЛИ.1083185 ционального переключателя, выход второго элемента 2 И-ИЛИ соединен с вторым выходом функционального переключателя, третий вход второго элемента 2 И-ИЛИ соединен со входом старшего разряда функционального переключателя,5 третнй вход (к+3)-го элемента 2 И-ИЛИ (г=1,2х) соединен с соответствующим разрядом третьего информационного входа функционального переключателя, выход которого соединен 10 с выходом (д+5)-го элемента 2 И-ИЛИ, выход второго элемента 2 И-ИЛИ соединен с вторым выходом функционального переключателя.На фиг, 1 представлена блок-схема предлагаемого вычислителя; на фиг, 2-4 - логические элементы используемые в функциональных ключателях; на фиг, 5 - схема мутатора; на фиг, б - блок-схе 0 рианта реализации вычислителя(2) 15 Операцикорня,рядов хвим выри запишв=5. гоий редст0при 2 И-ИЛИ пере- комма ва Матричный элемент ИЛИ 1 чатели 3 кода ляющий вход 5 ды 7 и 8, Функ тели содержат Работу матр объясним на пр ции вида у=х 2 1вычислительсумматоры коммутато вход б, а циональные элементы 2 И ичного вычи имере опред и обратной содержит 2, переклюр 4, управ- также, выхо- переключа-ИЛИ 9-11, слителя еления Функ- функции 3) в квадрат,хг в разрядеден ение Операция воредставим вырой форме 351) де х ьг га у 2 кафф азрядные векторы, предстаяющие сои у соотажени разрядноственно; Обозначим разрядные в разряднаяматрица, пред х = 0 хставляющаясобой иэобра- Старший разряджения х при определяетсв=4 симости 9 х х хтора авискомого основан 1.1 ующий разряд х ветствии с (31 х = Далее каждый послопределяется в спо выражению омого вектовыражением (1)дставлен в 1 х = . пригде Е( а из стартора начение пе его разряд Процесс нахождения ира у в соответствиипри о=5 может быть ивиде извлечения квацратн Для определения значе искомого вектора х п жение (1 ) как у - хх м в развернутой форме(б) 1 соотвтора хходнойходного выкода которые сумми торе 2. Резул пает на первы тора 2, на вт ступает векто формируемый в ном переключа маторе к полу бавляется век ч 11у 1, определяемого на основании выраженияч(1 ч(1-11 ч(11-2 Е = О когда Л=1, Г(О(=1, у ф 1 =у и б =2Вычислитель работает следующим образом.Режим возведения в квадрат. На управляющий вход 5 подается нулевой сигнал, благодаря чему логические элементы всех функциональных переключателей настраиваются на реализацию зависимости (2), а выходы переноса второго и первого разрядов первого и второго сумматоров 2 соединяются через второй и третий входы коммута тора 4 с входом переноса первого разряда первого сумматора 2, Приподаче на вход б, т,е, на разряды 6-6, етственно значений х - х векв вычитателе протекает перепроцесс, После Окончаиия перего процесса с первого и второ- ходов первого преобразователя 3 поступают векторы г 2 1 э гэ30 х О х и О хх хх руются в первом суммаьтат суммирования постуй ВхОд ВтОрогО суммаоро хр х +х о втором функциональтеле 3, В третьем сумченному результату дотор40 формируемый на выходе третьего функционального переключателя, и в последнем сумматоре 2 к полученномузначению добавляется вектор поступающий с выхода четвертого функционального переключателя 3, благодаря чеу на выходах 7"и 8, т.е11 на разрядах - 7,и Ф - 8, образуются по выражению (2) искомые значе 1 11 Чния у - "у вектора у.Режим извлечения квадратного корня. На управляющийвход 5 вычислителя подается единичный сигнал, поступающий на первые входы функциональных переключателей 3, при этом выход переноса второго разряда первого сумматора 2 соединяется через второй информационный вход и выход коммутатора 4 с входом переноса пер вого разряда этого же сумматора 2, После подачи на вход 1, т,е. на раз ряды 3 - 6", соответственно значенийу вектора у и после окончанияю Чпереходного процесса в схеме на выходе элемента И 1 И 1 и соответственно первом разряде 7 выхода 7 по выражению (4 1 образуется. первый разряд х искомого вектора х, Далее в первом, втором, третьем и четвертом функциональных переключателях 3 формируются разрядные векторы х,ч (Р 1 фд фэ 1 и хч й 1 соответственно первом, втором, третьем и четвертом сумматорах 2 реализуется соответственно первое, второе, третье и четвертое выражения (6), благодаря чему на выходах переносов старших разрядов соответственно первого, второго, третьего и четвертого сумматоров 2 образуютсу по выражению (5 1 значения Й, Й, х, и х искомогоЧвектора х.1083185 рректор О.Вил акт каз 1755/43 Тираж 699 ВНИИПИ Государственного коми по делам изобретений и отк 113035, Москва, Ж, Раушск