Преобразователь напряжения с многозонной импульсной модуляцией

(51) Н 02 Р 13/1 ОПИСАНИЕ ИЗОБРЕТЕ амика. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) НауЧно-исследовательский институт автоматики и электромеханикипри Томском институте автоматизированных систем управления и радиоэлектроники.Наука, 1979, рис.2.8, 2.22, 5.1,7.4, 7.5.3. Авторское свидетельство СССРпо заявке М 2996244/07,кл, Н 02 Р 13/18, 24.10.80.(54)(57) 1ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ С МНОГОЗОННОЙ ИМПУЛЬСНОЙ МОДУЛЯЦИЕй, содержащий последовательно соединенные между собой по выходу регулируемые н нерегулируемыепреобразовательные ячейки, причемнерегулируемые ячейки связаны с задающим генератором непосредственно,одна плавно регулируемая ячейкачерез двухканальный фазосдвигающий:лузел, а другие дискретно регулируемые ячейки - через одноканальныефазореверсирующие узлы, о т л ич а ю щ и й с я тем, что, с цельюупрощения, повышения надежности ирасширения функциональных возможнос-тей, он снабжен формирователем кода управляющего сигнала, каждый канал двухканального фазосдвигающего узла содержит К -разрядный сумматор и логический элемент ИСКЛЮЧАК(ЕЕ ИЛИ, од ноканальный фазореверсирующий узел выполнен в виде логического элемента ИСКЛЮЧАЮ(ЯЕЕ ИЛИ, а задающий генератор выполнен в виде последовательно соединенных задатчика частоты и (К+1)-разрядного двоичного счетчика, выход старшего разряда которого подключен к нерегулируемым ячейкам и первым объединенным входам всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вторые входы одноканальных фазореверсирующих узлов подключены к выходам старших раз- . 3 рядов формирователя кода управляющего сигнала, выходы его младших раз рядов подключены к первым суммирующим входам сумматоров, вторые входы которых подключены соответствен" но к прямым и инверсным выходам К разрядов двоичного счетчика, входы переноса предназначены для подачи яффам уровня логической единицы, выходы переноса подключены к вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ двухка- нального фазосдвигающего узла. . вам2. Преобразователь напряжения по п.1, о т л и ч а ю щ и й с я тем, фф что в замкнутых системах регулирова- Я ния формирователь кода управляющего р сигнала выполнен в виде аналого-циф- рового преобразователя, вход которопредназначен для подключения килителю сигнала ошибки,Э40 Изобретение относится к электротехнике, в частности к преобразованию и регулированию переменного и постоянного напряжений, и может найтиприменение в глубоко регулируемыхвторичных источниках электропитания,усилителях мощности, амплитудных модуляторах при высоких энергетическихпоказателях с минимальными массой игабаритами.Известен преобразователь с программируемой формой выходного.на"пряжения, содержащий модулятор, высокочастотный трансформатор напряжения, на вторичных обмотках кото-,рого пропорциональны весам двоичйь 3 х 15разрядов, коммутатор-квантователь,демодулятор и схему управления 1.Однако такой преобразователь нерешает задачу воспроизведения вход"ного управляющего сигнала,Известны преобразователи напряжения с многозонной импульсной модуляцией, содержащие последовательносоединенные между собой по выходурегулируемые и нерегулируемые преобразовательные ячейки, причем нерегулируемые ячейки связаны с задающим генератором непосредственно, арегулируемые - через фазосдвигающиеузлы и узлы управления ими, Каждаярегулируемая ячейка осуществляетплавное %ИМ-регулирование в определенной зоне выходного напряженияпо методу однополярной реверсивноймодуляции, что позволяет при суммировании ЭДС ячеек реализовать высо- З 5кокачественное воспроизведение навыходе входного управляющего сигнала при высоком коэффициенте полезного действия 2 3,Недостатком таких устройств 40является сложная схема управления,так как фаэосдвигающие узлы всехпреобразовательных ячеек выполнены .двухканальными,Наиболее близким к предлагаемому 45по технической сущности является преобразователь напряженияс многозонной импульсной модуляцией, которыйтакже содержит последовательно соединенные между собой по выходу преобразовательные ячейки. Нерегулируеьюе ячейки связаны с задающим генератором, В одних регулируемыхячейках осуществляется плавное ШИМрегулирование и фазосдвигающие узлывыполнены по двухканальной схеме,в других - дискретное регулированиевыходного напряжения. Фазосдвигающие узлы дискретных ячеек выполненыпо более простой одноканальной схе"ме, однако в целом схема управления 60остается сложной. Кроме того, такойпреобразователь не предусматриваетуправление,кодомГЧ,Цель изобретения - упрощениеустройства, повышение надежности и расширение функциональных возможностей.Поставленная цель достигается тем,что преобразователь напряжения с мно"гоэонной импульсной модуляцией, содержащий последовательно соединенныемежду собой по выходу регулируемыеи нерегулируемые преобразовательные ячейки, причем нерегулируемыеячейки связаны а задающим генератором непосредственно, одна плавнорегулируемая ячейка - через двухканальный фазосдвигающий узел, а другиедискретно регулируемые ячейки - через одноканальные фаэореверсирующиеузлы, снабжен .формирователем кодауправляющего сигнала, каждый каналдвухканального фаэосдвигающего узла содержит К-разрядный сумматор илогический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,одноканальный фазореверсирующийузел выполнен в виде логическогоэлемента ИСКЛЮЧАЮЧЕЕ ИЛИ, а задаю"щий генератор выполнен в виде .по"следовательно соединенных задатчикачастоты и (К+1 -разрядного двоичного счетчика, выход старшего раз-.ряда которого подключен к нерегулируемым ячейкам и первым объединенным входам всех логическихэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причемвторые входы одноканальных фазореверсйрующих узлов подключены .к выходам старших разрядов формирователя кода управляецего сигнала, выходы его младших разрядов подключены соответственно к прямым и инверсным выходам К разрядов двоичногосчетчика, входы переноса предназначены для подачи уровня логическойединицы, выходы переноса подключе"ны к вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ двухканального фаэосдвигающего узла,в замкнутых системах регулирования формирователь кода управляющегосигнала выполнен в виде аналого-циф-рового преобразователя, на вход кото",рого подается сигнал ошибки.На фиг,1 приведена блок"схема .преобраэователя. напряжения с многозонной импульсной модуляцией; нафиг.2 и фиг.З - временные диаграммы, поясняющие работу устройства.Преобразователь напряжения смногозонной импульсной модуляциейфиг.1) содержит последовательносоединенные между собой нерегулируемые 1, плавно регулируемые 2 и дискретно регулируемые 3 преобразовательные ячейки, к выходу которых черезфильтр 4 подключена нагрузка 5, ак входу - источник 6 постоянного напряжения. Управляющий вход нерегулируемых ячеек 1 связан с задающимгенератором 7, выполненным в видепоследовательно включенных задатчика 8 частоты и (К+1)-разрядногодвоичного счетчика 9. Управляющие входы плавно регулируемой ячейки 2 подключены к задающему генератору 7 через двухканальный фазосдвигающий узел 10, содержащий К-разрядные сумматоры 11 и 12 .и логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 13 и 14. Управляющие входы дискретно регулируемых ячеек 3 через одноканальные фазореверсирующие узлы 15, выполненные на логических элементах ИСКЛЮЧАОЦЕЕ ИЛИ, подключены к выхОдам старших разрядов Формирователя 16 кода упфавляющего сигнала. Выход старшего разряда счетчика 9 подключен к нерегулируемым ячейкам 1 и первым объединенным входам всеХ логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 13-15. Первые суммирующие входы сумматоров 11 и 12 подключены к выходам младших разрядов Формирователя 16 кода управляющего сигнала. Второй суммирующий вход одного сумма тора 11 подключен к прямым, другого сумматора 12 - к инверсным выходам К разрядов двоичного счетчика 9. Входы переноса сумматоров предназначены для подачи уровня логической единицы, выходы переноса подключены к вторым входам логических элементов 13 и 14 двухканального фазосдвигаккцего узла 10.На Фиг.2 и 3 показаны временные диаграммы, поясняющие работу устройства с двумя дискретно регулируемьнии ячейками 3, ЭДС одной из них, получающей управление с выхода (К+1)-го разряда формирователя 16, равнамаксимальному выходному напряжению плавно регулируемой ячейки 2, а другой, получающей управление с выхода старшего (К+2) -го разряда формирователя 16, в два раза больше, Диаграммы приведены для случая, когда в качестве формирователя кодауправляющего сигнала используется счетчик, на счетный вход которого подаются импульсы задатчика 8 частоты через делитель частоты на восемь.На диаграммах обозначены напряжение 17 задающего генератора 7 на выходе (К+1)-го разряда счетчика 9,форма напряжений на выходах двух старших разрвдов 18 и 19 Формирователя 16 кода управляющего сигнала, управляющие сигналы 20 и 21 дискретно регулируемых ячеек 3, Форма 22 напряжения на ныходе преобра- . зователя до фильт 1 а 4, аналоговый эквивалент 23 кода управляющего сигнала, аналогоный эквивалент 24 нарастающего кода развертки снимаемого с прямых выходов К разрядов счетчика 9, аналоговый эквивалент 25 спадающего кода развертки, снимаемо- го с инверсных выходов К разрядов счЕтчика 9, напряжение 26 на выхоле сумматора 1), напряжение 27 наныходе сумматора 12, форма сигналов28 и 29 на выходах логических элементов 13 и 14, Форма 30 выходногонапряжения плавно регулируемой силовой ячейки 2.Преобразователь работает следующим образом.При счете импульсов задатчика 8частоты на выходе старшего разряда10 счетчика 9 формируется напряжениезадающего генератора 17, которое,управляя ячейками 1, создает навыходе преобразователя нерегулируемый уровень напряжения Оо. На прямых и инверсных выходах К разрядонсчетчика 9 формируются линейно нарастающий и линейно спадающий кодыразвертки, аналОговые эквивалентыкоторых для наглядности приведенысоответственно на зпюрах 24 и 25. Счастотой в 8 раз меньшей Формируетсялинейно нарастающий код на выходеформирователя 16, аналоговый эквивалент которого приведен на эпюре 23,.а сигналы двух старших разрядов соответственно на эпюрах 18 и 19.Сумматоры 11 и 12 выполняютфункции цифровых компараторов сравнивая коды развертки с кодом управляющего сигнала. Единичные сигналы 26 и 27 формируются на выходахсумматоров 11 и 12 н те интервалывремени, когда код развертки дополняет код управляющего сигнала доединицы и логическая 11, поданная на вход переноса младшего разряда Р , появляется на выходе переноса старшего разряда сумматора .В течение этих временных интерваловлогические элементы 13 и 14 осущест 40 нляют реверс Фазы сигнала 17, Формируя на своих выходах импульсныепоследовательности 28 и 29,Алгоритм управления ячейкой 2выбран таким, что н интервалы нре 45 мени, когда импульсные последовательности 28 и 29 еинфазны междусобой и с сигналом задающего генератора 17, ЭДС ячейки отрицательна(нычитается из нерегулируемого уровня Оо). В интервалы времени, когда последовательности 28 и 29 синфазны между собой, но противофазныс сигналом 17, ЭДС ячейки положитель-,на (суммируется с нерегулируемым 55уровнем О). Если последовательности 28 и 29 противофазны, выходноенапряжение ячейки равно нулю, При нарастании кода управляющего сигнала происходит изменение скнажности импульсов 26 и 27 и встречное переме щение по, фазе импульсных последовательностей 28 и 29. При этом в интервале вРемени 1 а -т РеализУетсЯ режим регулируемой нольтоотбавки, в момент времени - сквозная переда ча тока нагрузки без подключения,ЭДС ячейки, в интервале времени,. -Фу - режим регулируемой вольтодобавкй. Таким образом, предлагаемаяструктура обеспечивает работу преобразовательной ячейки с однополярной реверсивной модуляцией подобную5.работе ячейки с использованием аналоговой развеРтки с тем Отличием,что изменение фазы сигналов 26-30 .происходит не плавно, а скачкообразно на величину, кратную дискретефазы, определяемой разрядностью кода развертки,Фазореверсирующие узлы 15 осуществляют реверс фазы напряжения задающего генератора 17 в течение интервалов времени, когда сигналы на выходах старших разрядов 18 и 19 формирователя 16 имеют единичное значение,формируя на управляющих входах дискретно регулируемых ячеек 3 импульс ные последовательности 20 и 21. Алгоритм управления ячейками 3 такой,что если управляющий сигнал 20 (21)синфаэен с сигналом 17 задающегогенератора, ЭДС ячейки отрицательНа(21) и 17 противофазны - ЭДС ячейкиположительна (суммируется с Уо), Таким образом, уровням логического10 сигналов 18 и 19 соответствуетрежим полной вольтоотбавки соответствующих ячеек 3, уровням логической1 - режим полной вольтодобавки,Поясним формирование результирующей импульсной последовательности 22 35 преобразователя. Момент времени соответствует нулевому коду формирователя 16, когда .напряжения на всех его выходах соответствует уровню логического 0, Все регулиру емые ячейки 2 и 3 находятся в режиме полной вольтоотбавки (выходное напряжение равно Оо -40, где О - ЭДС ячейки 2). В интервале времени . Во- Ф 2 ячейка 2 осуществляет плавное 45 ШИМ-. регулирование в двух зонах в соответствии с эпюрой 30, обеспечивая рост выходного напряжения до уровня ОО, В момент времени Ф 2 переключается в режим вольтодобавки дискретно регулируемая ячейка с ЭДС О (ее управляющий сигнал 20), а ячейка 2 переходит в режим полной вольтоотбавки (код младших К-раэрядов формирорателя 16 снова становится нулевым),В интервале времени 12 -Сэ плавное регулирование аыходного напряжения до уровня Оо,осуществляется эа счет ячейки 2. Вмомент времени Фз на вольтодобавкупереключается ячейка 3 с ЭДС 2(ее управляющий сигнал 21), а ячейка 2 и ячейка 3 с ЭДС, равной Ь,переходят в режим полной вольтоотбавки. С момента времени Ф обеячейки 3 работают в режиме вольтодобавки, а момент времени С соответствует максимальной мощности внагрузке, когда ЭДС всех ячеек 1-3включены согласно. Таким образом,при изменении кода управляющего сигнала от нулевого до максимальногозначения на выходе преобразователя,реализуется многоэонная импульснаямодуляция, при которой регулирование осуществляется в комплексе:по амплитуде дискретно по зонам(в данном примере реализуется 8 зон)и плавно в каждой дискретной зонес помощью 1)ИМ. Функции формирователя 16 кода может выполнять АЦП (аналого-цифровой преобразователь). Таким образом, предлагаемое устройство может управляться как аналоговымсигналом Оу, так и непосредственноего кодом, например,при подключениик ЭВМ, что расширяет функциональныевоэможности преобразователя по сравнению с известным. Схема управлениязначительно упрощена и выполнена нацифровых элементах, обладающих посравнению с аналоговыми большей помехоустойчивостью и надежностью,Схема управления преобразователемможет быть выполнена на интегральныхмикросхемах без настройки, регулировки и применения навесных элементов,что способствует серийной пригодности преобразователя. Применение дискретно регулируемых яиеек с выход".ными напряжениями, пропорциональнымивесам двоичных разрядов, уменьшаетчисло ячеек при заданном качестверегулирования. При кодовом управлении тремя регулируемыми ячейкамиреализуется 8, четырьмя - 16 зон регулирования, тогда как при обычномдля реализации того же числа эонтребуется соответственно 4 и 8 силовых ячеек.3ВНИИПИ Заказ 8685/56 Тираж 687 Подписное филиал ППП "Патент", г.Ужгород,ул.Проектная,4