Цифровой частотно-фазовый дискриминатор

(39 ИИ 9 Н 03 О 13 0 ГОСУД АРСТВЕННЫИ ПО ДЕЛАМ, ИЗОБРЕ ОМИТЕТ СССР ТЕНИЙ И ОТНРИТИОПИСА ИЗОБР Т ЕЛЬСТВУ ВТОРСКОМ 3397570/1808.02.8207.07.83.В,Г. АристоМатвеев621398( 8 21) (22) (46) (72) и С. (53 ) Бюл. В,25 в, В.Р. Иван8) 0(56 ) 1. Авторское свидетельство СССРР 546087 г кл. Н 03 О 1300, 1975,2. Авторское свидетельство .СССРВ .484621, кл. Н 03 Р 13/00, 1974.(54)(57) ЦИФРОВОЙ ЧАСТОТНО-ФАЗОВЫЙ ДискРииинАтОР, содержащий.днам"5- триггера и три элемента И-НЕ, о тл и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости.дискриминатора при замираниях сигнала, в него дополнительно введены счетчик, регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИформирователь коротких импульсов, три элемента ИЛИ и блок запрета, причем шина опорных сигналов соединена с входами установки нуля счетчика, счетный вход. которого соединен.е шиной смертных.импульсов, а выходыс входами к-разрядного статического регистра,. вход записй которого соединен с шиной входных сигналов, а Ь старших разрядов - с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (И+1)-ый вход которого соединен с выходом ф+1)-го знакового разряда статического регистра, с входом формиро-, вателя коротких импульсов и первым входом первого элемента 3 ИЛИ, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с пер. вым входом первого элемента 2 И-ИЕ и с первым входом второго элемента 3 ИЛИ, второй вход которого соединен с инверсным выходом (к+1)-го знакового разряда статического регистра и первым входом элемента 2 ИЛИ; .причем выход формирователя коротких, импульсов соединен с вторым входом первого элемента 2 И-НЕ, выход .которого соединен с Й.-входами первого и второго К-триггеров, 6 -входы которых соединены соответственно с выходами первого и второго элементов 3 ИЛИ, третьи входы которых соединены соответственно с выходами второгои первого К-б-триггеров, причем инверсный выход первого к.=,5-триггера соединен с первым входом второго элемента 2 И-НЕ, второй вход которого соединен с инверсным выходом вто- рогоЙ-триггера и вторым входом й третьего элемента 2 И.-НЕ, первый вхо которого соединен с выходом элемента 2 ИЛИ, второй вход которого соединек с выходом второго элемента 2 И-НЕ и управляющим входом блока запрета, .информационные входы которого. соеди- нены с К разрядами статического регйстра, причем выходы блока запрета и второго элемента 2 И-НЕ соедине ны с соответствующими выходными информационными шинами, а выход третьего элемента 2 И-НЕ соединен с вы.ходной шиной знакового разряда.Изобретение относится к радиотехнике, в частности к радиоавтоматике и импульсной технике, и.можетбыть использовано в цифровых системахФазовой автоподстройки частоты.Известен частотно-фазовый дискримииатор, содержащий два Формирователясвязанные соответственно с тремя триггерами, чемырьмя элементами И и двумя элементами И-НЕ (1).Недостатком данного дискриминатора являются сбои при пропадании входного сигнала,Известен также частотно-Фазовыйдискриминатор, содержащий связанныемежду собой три триггера и пять элементов И-НЕ, в котором при сближениичастот выполняется автоматический переход из режима сравнения частот врежим сравнения фаз ( 2.Недостатком известного дискриминатора является низкая помехоустойчивость, так как при периодическомпропадании сигнала на входе дискриминатора, вызванного, например, глубокими амплитудными флюктуациями,.происходят нежелательные переходы 25из режима сравнения фаз в режим сравнения частот.Цель изобретения - повышение помехоустойчивости дискриминатора призамираниях сигнала. 30Поставленная цель достигаетсятем, что в дискриминатор, содержащийдва к-триггера и три элементаИ-НЕ, дополнительно введены счетчик,регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,формирователь коротких импульсов,три элемента ИЛИ и блок запрета,причем шина опорных сигналов соединена с входами установки нуля счетчика, счетный вход которого соединенс шиной счетных импульсов, а выходыс входами ) -разрядного статическогорегистра, вход записи которого соединен с шиной входных сигналов, ауП старших разрядов - с входамиэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (И+1)-ый 45вход которого соединен с выходом(К+1)-го знакового разряда статического регистра, с входом формирователякоротких импульсов и первым входомпервого элемента 3 ИЛИ, второй вход 50которого соединен с вьасодом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входомпервого элемента 2 И-НЕ и с первымвходом второго элемента 3 ИЛИ, второйвход которого соединен с инверсным 55выходом (К+1)-го знакового разрядастатического регистра и первым входом элемента 2 ИЛИ, причем выход формирователя коротких импульсов соединен с вторым входом первого эле"мента 2 И-НЕ, выход которого соединен с К -входами первого и второготриггеров, -входы которых соеди- .нены соответственно с выходами первого и второго элементов 3 ИЛИ, третьи входы которых соединены соответ ственно с выходами второго и первого К -5 -триггеров, причем инверсный выход первого Й-триггера соединен с первым входом второго элемента 2 И-НЕ, второй вход которого соединен с инверсным выходом второго -5 -триггера и вторым входом третьего элемента 2 И-НЕ, первый вход которого соединен с выходом элемента 2 ИЛИ, второй вход которого соединен с вы- ходом второго элемента 2 И-НЕ и управляющим входом блока запрета, информационные входы которого соединены с К разрядами статического регистра, причем выходы блока запрета и второго элемента 2 И-НЕ соединены с соответствующими выходными информационными шинами, а выход третьего элемента 2 И-НЕ соединен с выходной шиной зиакового разряда.На фиг. 1 приведена схема предлагаемого устройства; на фиг. 2 и 3 временные диаграммы дискриминатора.Цифровой частотно-фазовый дискриминатор содержит счетчик 1, шину 2 счетных импульсов, шину 3 опорных сигналов, статический регистр 4, выход 4-1 первого разряда статического регистра, выход 4-2 второго разряда статического регистра, выход 4-( -го разряда статического регистра, выход 4-К К-го разряда статического регистра, выход 4-(К+1) знакового . разряда статического регистра, шину 5 входных сигналов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ б, .выход 6-1 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, Формирователь 7 коротких импульсов, выход 7-1 формирователя коротких импульсов, первый элемент 3 ИЛИ 8, первый элемент 2 ИНЕ 9, второй 10 элемент 3 ИЛИ, элемент 2 ИЛИ 11, первый %-В -триггер.12, выход 12-1 первого Ктриггера, второй Р - 9 триггер 13, выход 13-1 второго Ктриггера, второй элемент 14 2 И-НЕ, выход 14-1 второго эле,мента 2 И-НЕ,(выходная шина старшего разряда), третий элемент 2 И-НЕ 15, выход 15-1 третьего элемента 2 И-НЕ (выходная шина знакового разряда), блок 16 запрета, выходную шину 16-1 первого разряда, выходную шину 16-2 второго разряда, выходную шину 16-1 -го разряда, выходную шину 16-К К-го разряда.Счетный вход Т и вход В установки нуля счетчика 1 соединены с шинами 2 и 3 источников счетных и опорных импульсов соответственно, а выходы счетчика 1 соединены с входами статического регистра 4, вход записи информации С которого соединен сшиной 5 входных импульсов причем н старших разрядов (4-1. , 4- К) К- разрядного кода статического регистра 4 соединены с М входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ б, (в+1)-й вход которого соединен с выходом 4 (К+1) знакового разряда статического регист10 27798 3ра 4, с входом формирователя 7 коротких импульсов и первым входом ,первого элемента 3 ИЛИ 8, второй вход которого соединен с выходом 6-1. элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом первого элемента 9 2 И-НЕ, 5 с первым входомвторого элемента 3 ИЛИ 10, второй вход которого соединен с инверсным выходом знакового разряда статического регистра 4 и первым входом элемента 11 2 ИЛИ, 10 причем выход 7-1 формирователя 7 коротких импульсов соединен с вторым входом первого элемента 2 И-НЕ 9, вы-. ход которого соединен с Й входами первого и второго К-триггеров 12 и 13, 5 -входы которых соединены соотверственно с выходами первого и второго элементов 3 ИЛИ 8 и 10, третьи входы которых соединены соот". ветственно с выходом 13-.1 второго и выходом 12-1 первого К-триггеров 13 и 12, причем инверсный выход первого К-триггера 12 соединен с первым входом второго элемента 2 И-НЕ 14, второй вход которого соединен с инверсным выходом второго К-триггера 13 и вторым. входом третьего элемента 2 И-НЕ 15, первый вход которого соединен с выходом элемента 2 ИЛИ 11, второй вход которого соединен с выходом 14-1 второго элемен та 2 .И-НЕ 14, и управляющим входом блока 16 запрета, информационные входы которого соединены с К разрядами 4-1, 4-24-14-К статического регистра 4, причем .выходы З 5 16-1, 16-216-К блока 16 запрета и выход 14-1 второго элемента 2 И-НЕ 14 соединены соответственно с выходными информационными шинами, а выход 15-1 тр тьего элемента 2 и-НЕ 15.40 соединен с выходной шиной знакового разряда..Устройство работает следующим образом.Опорные сигналы поступают с входа 3 устройства на вход Я счетчика 1 45 устайавливая на выходе последнего ну" ли. На вход Т счетчика 1 по входной шине 2 поступают счетные импульсы. При Этом частота счетных импульсов определяется выражением 50 У ф)СЧ-1где (2 -1) - емкость счетчика,КТ - период опорного сигнала. 55В момент прихода по входной шине 5 импульса на вход С информация из счетчика"1 записывается в статический регистр 4.Если частота входных импульсов, поступающих по входной шине 5, больше частоты опорных импульсов, поступающих по входной шине 3 (Гз ) Г,д ), то разность фаз этих сигналов убыва.ет от цикла к циклу (фиг.2 а) и дос- тигнет нижнего порога в момент времени с . когда количество счетных импульсов записанных в статический регистр 4 будет удовлетворять неравенству М С 2"- Х 2"- (на фиг. 2 рас смотрен случай для в=.2). В этом случае в щ старших и (М+1 )-ом знаковом разряде 4 (К+1) статического регистра 4 будут нули.Нуль появится на выходе 6-1 элеМента ИСКЛЮЧАЮЩЕЕ ИЛИ б и через открытый первый элемент 3 ИЛИ 8,на 5 входе первого К триггера 12.Первый Й-Ь -триггер 12 установится в 1.и закроет второйэлемент 3. ИЛИ 10, исключив включение второго к- триггера 13 до сброса первого К- триггера 12. На выходе элемента 2 ИЛИ 11, установится "1", а на выходе 15-1 третьего элемента 2 И-НЕ 15, т.е. в знаковом разряде выходного кода устройства - фО", на выходе 14-1 второго элемента 2 И-НЕ 14, т.е в старшем разряде выходного кода цифрового частотно-фазового детектора установится единица, которая отключит младшие разряды выходного кода, поступающего через блок 16 запрета.Сброс К-.5-триггеров 12 и 13 произойдет при переключении знакового разряда статического регистра 4 на линейном участке характеристики дискриминатора (момент времени с ) когда в статическом регистре 4 знаковый разряд 4 (К+1) переключается с "1" на "0" и в м старших разрядов 4-4-К появилась хотя бы одна единица, или с "0" на "1" и в в старших разрядах появился хотя бы одиннуль. В этих случаях короткие импульсы с выхода 7-1 формирователя7 пройдут через открытый первый элемент 2 И-НЕ 9, и установят триггеры12 и 13 в состояние ф 0" ( выключено),при этом в старшем разряде выходного кода на выходе 14-1 появится нуль,который разрешает прохождения младших разрядов выходного кода статического регистра 4 на выходы 16-1,16-2,:.16-1, 16-К, блок 16 запрета. Если разность частот опорных ивходных импульсов не равна нулю, топроцесс повторится. Таким образом,формируется одна полярность частотной дискриминационной характеристики. Если эта разность равна нулю, то устройство работает в режиме сравнения фаз и устанавливается режим синхронизмаЕсли частота входных импульсов, поступающих по шине 5 меньше частоты опорных импульсов, поступающих по шине 3 (Г с 1 О ), то разность.фаз; этих сигналов возрастает от цикла к циклу (Фиг. 2 б). Верхний порог удов-. летворяет неравенству йъ 2 к+. 2 "Кчто соответствует появлению едйниц в старших и (К+1)-ом знаковом разряде1027798 5статического регистра %, В этом случае второй К-триггер 13 включен, а первый К-Ъ -триггер 12 выключен, В старшем разряде выходного кода на выходе 14-1 устройства устанавливается "1" и в знаковом разряде на выходе 15-1 - "1", при этом .младшие разряды выходного кода отключены, Таким образом, Формируется.другой знак частотной дискриминационной характеристики,Количество старших разрядов, соединенных с входами элемента ИСКЛЮЧАКНЦЕЕ ИЛИ б, позволяет производить регулировку диапазона линейного участка фазовой характеристики в режиме сравнения фаз. В режиме синхронизма фаза опорного сигнала сдвинута наГ относительно фазы входного сигнала; При необходимости этот сдвиг можно скомпенсировать в цепи опорного сигнала.5 При пропадании входных импульсов, поступаюших по шине 5 в режимесинхрониэма, прекрашается переписьинформации о разности фаз опорных ивходных импульсов иэ счетчика 1 в О статический регистр 4 и цифровой частотно-Фазовый детектор переходит врежим памяти.Таким образом, цифровой частот-,но-фазовый детектор, обладает высокой помехоустойчивостью при замираниях входного сигнала, что расширяетобласть его использования.1027798 Составитель М. КатановаРедактор Н. Ковалева Техред М, Костик , Корректорй. Тяс исно илиал ППП "Патент", г.ужгород, ул. Проектна аказ 4753/57 Тираж 936 ВНИИПИ Государственног по делам иэобретени 113035, Москва, Ж, РаПо омитета СССР открытий кая наб., д.