Цифровой частотно-фазовый дискриминатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 191 01) 2 А З 151 Н 03 Э 13/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬ(56) 1. Авторское свидетельство СССРУ 546087,. кл. Н 03 П 13/00,17.11.75.2. Авторское свидетельство МССРВ 1027798, кл. Н 03 В 13/00,08.02.83(54)(57) ЦИФРОВОЙ ЧАСТОТНО-ФАЗОВЫЙДИСКРИМИНАТОР, содержащий два 85 триггера, три элемента И-НЕ, счетчик,статический регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь короткихимпульсов, три элемента ИЛИ и блокзапрета, причем вход установки нулясчетчика является входом опорныхсигналов, а счетный вход счетчика .является входом счетных импульсов,выходы счетчика соединены с К входами статического регистра, вход записи которого является входом цифрового частотно-фазового дискриминатора, а выходы р 1 старших разрядов - сП 1 входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,(п 1+1)-й вход которого соединен спрямым выходом (К+1)-го знаковогоразряда статического регистра, свходом формирователя коротких импульсов и первым входом первого элемента ИЛИр второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ,ИЛИ, с первым входом первого элемента И-НЕ и с первым входом второгоэлемента ИЛИ, второй вход которогосоединен с инверсным выходом (К+1)-гознакового разряда статического регистра и первым. входом третьего элемента ИЛИ, причем выход формирователя коротких импульсов соединен с вторым входом элемента И-НЕ, выход которого соединен с 8 -входом первого Йб -триггера, 8-вход которого сое.- динен с выходом первого элемента ИЛИ, третий вход которого соединен с прямым выходом второго 8 б-триггера, б-вход которого соединен с выходом второго элемента ИЛИ, третий вход которого соединен с прямым выходом первогойб- триггера, инверсный выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с инверсным выходом второго 85 -триггера и первым входом третьего элемента И-НЕ, вто- Ей рой вход которого соединен с выходом элемента ИЛИ, второй вход которого соединен с вылодом второго элемента И-НЕ и управляющим входом блока запрета, информационные входы которо- И го соединены с выходами К разрядов статического регистра, причем выходы блока запрета и второго элемента И-НЕ являются информационными выходами частотна-фазового дискриминатора, а выход третьего эле.мента И-НЕ является выходом знакового разряда, о т л и ч а ю щ и й с я тем, что, с целью повышения коэффициента передачи, введены дополнительный формирователь коротких импульсов и четвертый элемент И-НЕ, причем инверсный выход (К+1)-го знакового разряда статического регистра соединен через дополнительный формирователь коротких импульсов с первым входом четвертого элемента И-НЕ, второй вход которого соединен с выходомэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход -с к -входом второгой 5; григгера.мента ИСКЛЮЧАЮЩЕЕ ИДИ, Ь+1) "й вход которого соединен с прямым выходом (К+1)-го знакового разряда статичес" кого регистра, с входом формирователя коротких импульсов и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом первого элемента И-НЕ и с первым входом второго элемента ИЛИ, второй вход которого соединен с инверсным выходом (К+1)-го знакового разряда статического регистра и первым входом третьего элемента ИЛИ, причем выход формирователя коротких импульсов соединен с вторым входом первого элемента И-НЕ, выход, кото- рого соединен с-входом первого 88- триггера, 5 -вход которого соединен с выходом первого элемента ИЛИ, третий вход которого соединен с выходом второго 85-триггера, 6 -вход которого соединен с прямым выходом второго элемента ИЛИ, третий вход которого соединен с прямым выходом первого 15-триггера инверсный выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с инверсным выходом второго 35-триггера и первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента И-НЕ и управляющим входом блока запрета, информационные входы которого соединены с выходами 1 разрядов статического регистра, причем выходы блошка запрета и второго элемента И-НЕ являются информационными выходами цифрового частотно-Фазового дискриминатора, а выход третьего элемента И-НЕ является выходом знакового разряда, при этом выход первого элемента И-НЕ соединен с 1 -входом второго18-триггера 23 .Однако известный частотно-фазовый дискриминатор имеет недостаточный коэффициент передачи.Цель изобретения - повышение коэффициента передачи.Эта цель достигается тем, что в цифровой частотно-фазовый дискриминатор, содержащий два 18 -триггера, три элемента И-НЕ, счетчик, статический регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь коротких импульсов, три элемента ИЛИ и блок запрета, причем вход установки нуля счетчика 1 1117 В 24 2Изобретение относится к радиотехнике и может использоваться н цифровых системах фазовой автоподстройки частоты (ФАПЧ).Известен фазовый дискриминатор,5содержащий два канала, последовательно соединенные формирователь импульсов, первый элемент И, второйэлемент И, триггер, причем выходформирователя импульсов каждого канала подключен к соответствующемувходу дополнительного триггера, соответствующий выход которого подключенк второму входу первого элемента Икаждого канала, а второй вход триггера одного канала соединен с выходом.первого элемента И другого канала, а выход триггера одного кана"ла подключен к второму входу второго элемента И другого канала, причем выход триггера одного каналаподключен к одному входу элементаИ-НЕ непосредственно, а выход триггера второго канала подключеи к второму входу элемента И-НЕ через дополнительный элемент И-НЕ, к другому входу которого подключен прямойвыход дополнительного триггера Я .Недостатком этого фазового дискриминатора является низкая помехоустойчивость, так как при периодическом пропадании сигнала на входефазового дискриминатора, вызванногонапример, глубокими амплитуднымифлуктуациями, происходят ложные переходы из режима сравнения фаз в ре 35жим сравнения частот. Кроме того,такой фазовый дискриминатор с последовательностью широтно-,модулированных импульсов на выходе не обеспечивает подавление гармоник часто 40ты опоры.Наиболее близким к предложенномутехническому решению является цифровой частотно-фазовый дискриминатор, содержащий два 3-триггера, 45три элемента И-НЕ, счетчик, стати"ческий регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь коротких импульсов, три элемента ИЛИ, и блок запрета, причем вход установки является входом опорных сигналов, счетный вход счетчика является входомсчетных импульсов, а выходы счетчика соединены с К входами статического регистра, вход записи которого 55является входом цифрового частотнофазового дискриминатора, а входы щстарших разрядов - сВ входами эле3 1117 является входом опорных сигналов, а счетный вход счетчика является входом счетных импульсов, выходы счетчика соединены с 1 входами статического регистра, вход записи которого является входом цифрового частотно-фазово 1го дискриминатораа выходы в старших разрядов - св -входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (а+1)-.й вход кото; рого соединен с прямым выходом (К+1)-го 10 знакового разряда статического регистра, с входом формирователя коротких импульсов и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом первого элемента И-НЕ и с первым входом второго элемента ИЛИ, второй вход которогл соединен с инверсным выходом (К+1)-го знакового разряда статического регистра и первым входом третьего элемента ИЛИ, .причем выход формирователя коротких импульсов соединен с вторым входом первого элемента И-НЕ, выход которого соединен с И -входом первого 85-триггера, " б-вход которого соединен с выходом первого элемента ИЛИ, третий вход которого соединен с прямым выходом второго 88 -триггера б -вход которогоУ 30 соединен.с выходом второго элемента ИЛИ, третий вход которого соединен с прямым выходом первого К 5 -триггера, инверсный выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с ин 35 версным выходом второго 88-триггера и вторым входом третьего элемента И-НЕ, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого соединен с выходом40 второго элемента И-НЕ и управляющим входом блока запрета, информационные входы которого соединены с выходами 1 разрядов статического регистра, причем выходы блока запрета45 и второго элемента И-НЕ являются информационными выходами цифрового час" тотно-фазового дискриминатора, а выход третьего элемента И-НЕ является выходом знакового разряда, введены дополнительный формирователь коротких импульсов и четвертый элемент И-НЕ, причем инверсный выход.(КС 1)-го знакового разряда статического регистра соединен через дополнительный формирователь коротких импульсов с первым входом четвертого элемента И-НЕ, второй вход кото 824 4рого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход - с-входом второго Об-триггера.На чертеже приведена структурная электрическая схема предложенного цифрового частотно-фазового дискриминатора.Цифровой частотно-фазовый дискриминатор содержит счетчик 1, вход 2 счетных импульсов, вход 3 опорных сигналов, статический регистр 4, вход 5 входных сигналов, элемент ИСКЛЮЧАЮЩЕЕ, ИЛИ 6, формирователь 7 коротких импульсов, первый, второй, третий элементы ИЛИ 8-10, блок 1 1 запрета, первый, второй 0 б -триггеры 12 и 13, первый, второй, третий, четвертый элементы И-НЕ 14-17, дополнительный формирователь 18 коротких импульсов.Цифровой частотно-Фазовый дискриминатор работает следующим образом., Опорными сигналами, поступающими от входа 3 на вход установки нуля счетчика 1, на выходах последнего устанавливаются нули. На счетный вход счетчика 1 по входу 2 поступают счетные импульсы, При этом частота счетных импульсов определяется2(2-1)выражением 1 = - = -- где 2 -1СЧ Темкость счетчика 1, Т - период опорных сигналов.В момент прихода по входу 5 входного импульса на вход 3 информация из счетчика 1 записывается в статический регистр 4.Если частота входных импульсов, поступающих по входу 5, больше частоты опорных сигналов, поступающих по входу 3 Я 1 , ), то разность фаз этих сигналов убывает от цикла к циклу и достигает нижнего порога в момент времени, когда количество счетных импульсов, записанных в статический регистр 4, будет, удовлетворять неравенству К (2-,Е 2 ". В этом случае в в старших й (К+1)-м знаковом разряде статического регистра 4 будут нули. Нуль появится на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и через открытый первый элемент ИЛИ 8 наб -входе (установка в "1") ,первого 05 -триггера 12. ПервыйЯб-триггер 12 включится и закроет второй элемент ИЛИ 9, исключив включение второго Й 5-триггера 13 до сброса первого б-триггера 12. На выходе третьего элемента ИЛИ 10 будет "1",Сброс первого Щ 5 -триггера 12 произойдет, когда 1 Встанет меньше 1 оп при пЕреключении знакового разряда статического регистра 4 на линейном участке характеристики цифрового частотно;фазового дискриминатора, 15 когда в статическом регистре 4 знаковый разряд (К+1) переключится с "О" на "1" (передний фронт) и в Ф старших разрядах появится хотя бы один нуль. В этом случае с выхода формирователя 7, работающего по переднему фронту, через открытый первый элемент И-НЕ 14 короткий импульс пройдет на Р -вход 85-триггера 12 и установит его в состояние "01 (выключено), при этом в старшем разряде выходного кода появляется нуль, который включает младшие разряды выходного кода, поступающего через блок 11 запрета. Таким образом фор мируется одна полярность частотной дискриминационной характеристи- - ки. Если частота входных импульсов меньше частоты опорных импульсов35 Язо 1), то разность фаз этихсигналов возрастает от цикла к циклу. Верхний порог удовлетворяет неравенству 82" +,Х 2 , что соответ 40 ствует появлению единиц в е старших и (К+1)-м знаковом разряде стати 5 1117 на выходе третьего элемента И-НЕ 16, т.е. на выходе знакового разряда,11 1будет О , на выходе второго элемента И-НЕ 1 5 , т . е . в старшем разряде выходного кода , , будет " 1 " которая 5Фотключит младшие разряды выходного кода, поступающего через блок 11 запрета. 8246ческого регистра 4. В этом случаевторой Ю -, триггер 13 включен, а первый 05 -триггер 12 выключен. В старшем разряде выходного кода и в знаковом разряде устанавливается "1",младшие разряды выходного кода отключены.Сброс 98-триггера 13 произойдет,когда 18 станет больше 1 о при переключении инверсного знакового разряда статического регистра 4 на линейном участке характеристики цифрового частотно-фазового дискриминатора, когда инверсный знаковый разряд переключится с "О". на "1" (передний фронт) и в старшйх разрядахпоявится хотя бы одна "1", В этомслучае с выхода дополнительного формирователя 18, работающего по переднему фронту, через открытый четвертый элемент И-НЕ 17 короткий импульспройдет на Ч -вход второго 5-триггера 13 и установит его в состояниеИ 13О (выключено), при этом в старшемразряде выходного кода появится нуль,который включает младшие разряды выходного кода, поступающего черезблок 11 запрета. Таким образом формируется другая полярность частотнойхарактеристики.Предлагаемый цифровой частотно- .фазовый дискриминатор обладает болеевысоким быстродействием за счет отсутствия сбросов выходной информации и фиксации максимального ее значенияв режиме сравнения частот и болеевысоким коэффициентом передачи.Использование изобретениА позволитпо сравнению с известным значительноповысить быстродействие цепи фазовой автоподстройки частоты,.за счетболее быстрой обработки информации.