Аналого-цифровой преобразователь

(23) Приорнтет -Н 03 К 13/2 Гкумретееай кваятет ь.СААР ве ваяем язвбретвяяй и еткрытик(54) АНАЛОГО-БИФРОВОЙ ПРЕОБРАЗОВАТ Изобретение относится к технике аналого-цифрового преобразователя и может быть применено в устройствах ввода информации в управляющие БВМ и цифровых вольтметрах, работающих по методу двухтвктного интегрирования.Известно устройство, содержащее интегратор, выход которого соединен . с устройством сравнения, выход последнего подключен к нулевому входу триггера управления, ключ, генератор импульсов;эле мент И, счетчик импульсов и источник эталонного напряжения Г 11 .Этому устройству присуши погрешности, связанные с температурным и временным дрейфами, в также существенный недостаток, препятствующий его широкому применению - нелинейная связь между входным и выходным кодом.Известен также преобразователь, реализующий метод двухтактнаго интегрирования и содержащий интегратор, выполненный на операционном усилителе, вход которого через ключи подключен к шиоставленнойреобразователь, выл олненны не входного сигнала и к источнику эталонного напряжения, а выход соединен совходом компаратора, один выход которогасоединен с входом установки триггерав нулевое состояние, а второй вход - 5 с входом установки триггера в единичноесостояние, выход последнего соединенс первым входом элемента И, второйвход которого соединен.с выходом генератора, выход элемента И подключен ксчетному входу счетчика, его выход кблоку управления, содержащего триггеры и логические элементы Г 21 .К недостаткам этого преобразователя следует отнести влияние на точность 15преобразования температурного и временного дрейфа интегратора, компарвтораи аналоговых электронных ключей.Целью изобретения является повыше; ние точности аналого-цифрового преобразования,Для достижения пв аналого-цифровой пдержащий интегратор й наоперационном усилителе, вход которогочерез первый, второй и трегий ключиподсоединен к шине входного сигналаи к клеммам эталонного источника напряжения, соответственно, выход интегратора через компаратор соединен с первьвгвходом триггера управления, генератор,выход которого подсоединен ко входу-четчика времени, включающего последовательно соединенные счетчик временитакта, триггеры тактов. и;циклов, нулевые выходы которых подсоединены ко,Входам первого элемента И, выход которого подсоединен к управляющему вхо;ду первого ключа, нулевой и единичный Ивыходы триггера циклов подсоединенык первому и второму входам управлениякодирукшего сче"гчика, соответственно,конденсатор интегратора зашунтированчетвертым ключом, управляющий вход 20которого подсоединен к выходу вжрогоэлемента И, первые входы второго,третьего и четвертого элементов И соединены с единичным выходом триггератактов, нулевой выход которого соединен со вторым входом триггера управления, нулевой выход которого соединенсо вторым входом второго элемента И,а единичный - со вторыми Входами третьего и четвертого элементов И, выход ЗОтретьего элемента И подсоединен к счетному входу кодируюшего счетчика, управ;ляющий вход третьего ключа подсоединен,к выходу четвертого элемента И, в негодополнительно введены цифровые устройство сравнения, первый и второй элементы временной задержки, пятый элементИ, пятый ключ, элемент ИЛИ-НЕ итриггер подключения опорного напряжения, причем выход последнего соединенс первым входом элемента ИЛИ-НЕ ис управляющим входом второго ключа,а входы установки в 0 и 1 подсоединены к единичному выходу триггера тактов и выходу пятого элемента И, соответственно, первый вход последнегосоединен с единичным выходом триггера циклов, второй вход - с нулевым выходом триггера тактов, а третий вход -через первый элемент временной .задерж 56ки соединен с выходом цифрового устройства сравнения, первая группа входовкоторого соединена с выходами триггеровсчетчика времени такта, а вторая группа входов - с выходами триггеров кодируюшего счетчика, причем клеммы эталонного источника напряжения через резисторы подсоединены к нулевой шине, а выходгенератора через второй элемент временОЬ 4ной задержки подсоединен к входу третьего элемент,а И, при этом вход интеграгора через пятый ключ, управлякзпий вход которого соединен с выходами элемента ИЛИ-НЕ, подсоединен к нулевой шине, причем второй и третий Входы элемента ИЛИ-НЕ соединены с выходами первого и четвертого элементов И, соответственно.На чертеже изображена блок-схема устройства.Устройство содержит интегратор 1, выполненный на операционном усилите 1ле, ключи 2 - 6, эталонный источник напряжения 7, компаратор 8, триггер управления 9, кодирующий счетчик 10 цифровое устройство сравнения 11, счетчик времени такта 12, триггер тактов 33, триггер циклов 14, счетчик времени 1 5, генератор 1 6 с частотой К, элементы И 17 - 21, элемент временной задержки на - 22, триггер подключеУ.ния опорного напряжения 23, элемент ИЛИ-НЕ, 24 элемент временной звдержГки на 0,5 - 25, резистивный делитель напряжения 26.Кроме того, приняты следукяпие обозначения:О.Х - входной сигнал;О - эталонное напряжение;Цп- опорное напряжение;Ф Х, - Время интегрирования входноЙго сигнала;1-и - время интегрирования опорногоОПнапряжения;- временной интервал, соответХствуюший входному сигналу;- временной интервзл, соответОПствующий опорному напряжению;6 - приведенное ко входу интегратора суммарное значение напряжения дрейфа.;И ,ЛФ - погрешности формирования временных интервалов;,1 ОП- номинальные значения временных интервалов;МХ- код преобразования параметРа 1ХОП- код преобразования опорногойнапряжения;ЙХ - номинальный код параметра;Ь Й Х - ошибка кодирования.Устройство работает следующим образом.От генератора 1 6 работает счетчик времени 15. Счетчик времени 15 включает счетчик времени такта 12, григ гер тактов 13, триггер циклов 14,5 10053 ,представляющие собой ло отношению к . счетчику времени такта последуюшие разряды, Когда триггеры тактов 13 и циклов 14 находятся в состоянии "О, включается ключ 2, и интегрируется 5 входной сигнал. В состоянии "1", трит гера тактов 13 происходит формирование временного интервала с подсчетом запол няюших импульсов кодирующим счетчи- . ком 10, по окончании временного интер О вала триггер управления 9 перебрасывается в "О" сигналом компаратора 8, и счет прекращается.При состоянии 1 триггера циклов 14 и "0" триггера тактов 13 производится интегрирование опорного напряжения, начиная с момента, определяемого цифровым устройством сравнения 11, которое вырабатывает сигнал равенст-. ва кода, образуемого инверсными выхода ми триггеров кодирукщего счетчика 10 и кода счетчика времени такта 12, при чем момент включения ключа 3 задерживается элементом временной задержки22 относительно момента формирования 2% импульса цифровым устройством сравнения 11 на время, с,оответствуюшее временному дискрету, т,е. на период генератора 16.Прй преобразовании входного сигнала За на кодируюшем счетчике 10 идет сложение, при преобразовании опорного напряжения - вычитание. Эталонное и опорное напряжения формируются на двух плечах прецизионногорезистнвного делителя 26, подключенного к эталонному источнику напряжения, причем средняя точка делителя подсоединена к обшей шине.устройства. ОтноОшение сопротивления плеч делителя 1-1.По окончанию временного интервалазамыкаются ключи 5 и 6, конденсаторинтегратора 1 разряжается до нуля.Ключ 6 размыкается при переходе триггера тактов 13 в "0", ключ 5 - с мо:мента начала интегрирования.Таким образом, получение кода сигнала занимает цикл, включающий четыретакта, из них два занимают преобразование Цдва - пРеобРазование Ооп.Погрешность, возникаюшая из-за дрейфа операционного усилителя интегратора,можно разделить на аццигивную и мультипликатную (и огрешность масштаба)составлякяцие, Для того, чтобы скомпенсиЫровать обе указанные составляюшие погрешности, используется алгоритм, реализуемый в предлагаемой схеме,4 учитывая дрейф интегратора, имеет 0+е э ошибка еТак как кгпоч 6 шунтирования емкости как при преобразовании Ооптак и при преобразовании 0 х в такте интегрирования разомкнут в одно и то же время, время интегрирования дрейфа в обеих случаях одинаково, и ошибка преобразования Ооп имеет вид р6 х ОП Э00 0 п ОП и Р Ь 1 = -+О 1 э)э-е3 цЙз уравнений (2) и (3) при условии Вх=Ь 1 од т,е, номинальное значение временных интервалов, формируемых при преобразовании ОХ и Мог, должно совпадать. Если 1 Х -номинальный временной интер-йвал при определенном ОХ, и задатьО" ХОП Нто при О "0оп эОП ХОП Х 011Н НЕсли при получении 1 х вычестьдх=а+О,то получин которое,во-первых, есть неискаженное значениевременного интервала, во вторых, определяет требуемое значение 1 п", прикотором д 6дух ,Процесс определения требуемогоо 1иносит итерационный характер: преобразуется Ох , преобразуется Цп приОп д.(1)Ф,= ., выявляется ошибка преобразуется Ох, причем Вх корректируется на величину ошибки; преобразуетсяУХ при ф:ф, ) выявляется уточненп - ОП (й 1и хное значение ошибки, преобразуется Цхс учетом уточненного значения ошибкии т.д.В реальных схемах процесс итерационного приближения носит очень быстрыйзнакопеременный характер. ИзменениеОХ не вносит погрешности, так какчастота преобразований О х выбирается,исходя из изменений Ох между двумя1005преобразованиями на "1 ", максимумнескодько дискрег цифрового анвдогвМИз формулы (2) видно, что г, к, -ф)изменение й 1 Х при этом будет составлять малые доли дискрета,Таким образом, необходимо подчеркнуть, что процесс итервционности прибдижэния выполняется автоматически входе преобразований, снятие кода пвраметрв производится в каждый цикл,При игервционном процессе в кодируюшем счетчике 10 к началу нового цикдв остается код коррекции ошибки, полученный в предыдущем цикде.13Импульсы счета, поступающие насчетчик 10, сдвинуты относительноимпульсов, поступаюших на счетчик времени, на половину периода, например,эдеменгом задержки 25, который при 20скввжности частоты генератора, равной 2, предсгввдяет собой просто элЬмент инверсии "НЕ "Этим достигается значение ошибки дискретизации вре менного интервала в пределах +0,5 ф -25Так как время интегрирования 1 ф"П;определяется по коду параметров в счетчике 10, оно на 0,5 дискрета Жольшеточного значения +Х, соответсгвуюшего моменту смены кода (ЙХ) на кодЙ и при этом времени В П достигается максимальная вероятность подучениякода МОГ), равного нескорректированному значению кода параметра 0 т.е.минимальное значение случайной погреш- Иности на коррекциюОЦ 1п у х (М 305 8Нв устройство 11 подаются прямые выходы гриттеров счетчика времени такта 12 и инверсные копирующего счетчика 10 (дибо наоборот), элемент временной задержки 22 задерживвеп импульс с выхода устройства сравнения нв ;это обеспечивает длительность замыкания ключа 3 с момента установки триггера 23 в единичное состояние импульсом с элемента И 21 до момента установки его в нулевое состояние в связи с окончанием такта, соответствующую равенству (8).Подожим, в начальный момент код коррекции равен О, юд преобразования Ох в первом пикде8где Д- суммарная вдциг.ивншая по Решности, связаннаяс дрейфом интегратора и дрейфом га компарагора,Ошибка кодирования в первом циклеХ Ж ХКод (-йоп), подученный при преобразовании Оор в первом цикле(11)ОПМ ХВ следующем цикле при кодированииОХ подучается кодгде 1 - момент смены кода (ЙХ)ХХф1 щ - момент смены кода Я на юд"+" (МХ+1),причем момент акоп максимально отстоит отобоих граничных моментов временногоцискрега, при переходе когорьк имела бы.место ошибка коцв йопв ециницу цискрегаЯ Ддя реализации равенства (9) служит цифровое устройство сравнения 11, триггер 23, элемент задержки 22, эдемент 21, на который через элемент 22 поступает сигнад цифрового устройства сравнения 11, разрешает включение кдю. ча 3 в определенном такте - такте интегрирования Оц ошибка кодированиятак квк ) йй.) )дЯ," ), максимальная величина погрешности ) ЫЧ (оХ в конкретных случаях может удовлетворить требованиям к точности преобразования. В этих случаях итерационный процесс сводится к своему частному сдучаю к одноразовой коррекции по ведичине )ХДействительно, из (12) г.е. при преобразовании ОХ заполняющаячастота должна подаваться на кодирую.ший счетчик 10 непосредственно нв 2-й9 1 йОВЙОЬ 10Разряд на устройство сравнения 11 код нулевой выход которогсчетчика 10 подается сдвинутым на рым входом триггера. (-1) разряд, т,е, 2-й разряд счетчика выход которого соедин10 сравнивается с 1-м счетчиком вре- второго элемента И, амени такта 12, и т, д. при кодировании 5 вторыми входами треОоп частота Ю подаетсЯ. на пеРвый Раз", элементов И, выход тряд счетчика 10 и производится вычи- та И подсоединен к счтание. Удобство такого процесса зак- дируюшего счетчика,лючается в том, что значение поправки третьего ключа подсоене должно запоминаться для корреиии 10 четвертого элемента Ив следующем цикле, счетчик 10 перед ши йс я тем, что,каждым циклом обнуляется, т.е, при точности аналого-цифрмногоканальном преобразовании с времен- ния, в него дополнитеным разделением не требуются регист-. ровое устройство сравры для запоминания поправок по каждо второй элементы времму М,. пятый элемент И, пять Аналого-циФровой преобразователь, содержащий интегратор, выполненный на операционном усилителе, вход которого через первый, второй и третий .ключи подсоединен к шине входного сигналаи к клемам эталонного источника напряжений соответственно, выход интегратора че рез компарагор соединен с первым вхоцом триггера управления, генератор, выхоц которого поцсоецинен к вхоцу счетчика време ни,включающего последовательно соединенны счетчик времени такта, триггеры тактов и циклов, нулевые выходы которых подсоединены к входам первого элемента И, выход которого подсоединен к управляющему входу первого ключа, нулевой и единичный выходы триггера циклов подсоединены к первому и второму Входам управления кодирукецего счетчика соответственно, конденсатор интегратора зашунтирован четвертым ключом, управляющий вхоц которого подключен к выхоцу второго элемента И, первые входы второго, третьего и четвертого элементов И соединены с единичным выходом триггера тактов,Сигнал сложение", поступающий навход управления направлением счетареверсивного счетчика 10 во второмтакте цикла, при этом используется так-,же как сигнал, пропускающий счетныеимпульсы на вход второго триггера безделения частоты на 2 первым разрядомсчетчика 10,ф ормула изобретения в соединен с втоуправления, нулевойен с вторым Входомединичный - стьего и четвертогоретьего элеменетному входу коуправляющий Входдинен к выходуотличаюс целью увеличенияового преобразова- льно введены цифнения, первый иенной задержки,й ключ, элементИЛИ-НЕ и триггер подключения опорного напряжения, причем выход последнего соединен с первым входом элемента20 ИЛИ-НЕ и с управляюшим Входом второго ключа, а входы установки в 0 и 1подсоединены к единичному выходу триггера тактов и выходу пятого элемента И сост;ветсгвенно, первый вход последнего сое 25 динен с единичным выходом триггерациклов, второй вход - с нулевым выходом триггера тактов, а третий входчерез первый элемент временной задержки соединен с выходом цифрового устрой 50 ства сравнения, первая группа входовкоторого соединена с выходами триггеров счетчика времени такта, а втораягруппа входов - с выходами триггеровкодируюшего счетчика, причем клеммыэталонного источника напряжения черезрезисторы подсоединены к нулевой шине, а выход генератора через второйэлемент временной задержки подсоединенк входу третьего элемента И, при этомвход интегратора через пятый ключ,управляющий Вход которого соединен свыходом элемента ИЛИ-НЕ, подсоединенк нулевой шине, причем второй и третийвходы элемента ИЛИ-НЕ соецинены с вы 4 ходами первого и четвертого элементовИ соответственно,Источники информации,принятые во внимание при экспертизе1. Гитис З,И. Преобразователи инфор 50мации для электронных цифровых вычислительных устройств. М., ".Энергия,1970, с. 334-336, рис. 7-6 а.2, Авторское свидетельство СССР132863, кл. Н 03 К 13/20, 19601005305 Н. Козло Составитель в к"гор А. Долинич Техред ЕЛаритончик Корректор М.Коло делам3035, Мос Филиал ППП Патент, г, Ужгород проектная, 4 Заказ 192577 ТиражВНИИПИ Гос 4 П одписное арстэенного комитета С зобретений и открытийква, ЖРаушская наб