Вычислительное устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО 1Изобретение относится к автоматике и вычислительной технике и предназначено, в частности для функционального преобразования цифровых сигналов в аналоговые.Известно вычислительное устройство, содержащее генератор импульсов, первый и второй счетчики, аналого-цифровой преобразователь, блок сравнения кодов, пресбразователь код-частота, дешифратор, блок памяти, элемент И, реверсивный счетчик, триггер знака, регистр, цифроаналоговый множительный блок, выходной операционный усилитель 1Недостатком данного вычислительного устройства является пониженная производительность при воспроизведенитт различных функций, что обусловлено сложностью перенастройки вычислительного устройства при переходе от одной воспроизводимой функциональной зависимости к другой.Наиболее близким к предлагаемому является вычислительное устройство, со 2держащее цифро-аналоговый множитель ный блок, подключенный вфаходом к входу выходного операционного усилителя, аналоговым входом - к шине ввода аналогового сигнала первого сомножителя, а цифр ровыми входами - к выходам первого регистра, соединенного информационными входами с выходами разрядов реверсивного счетчика, а управляющим входомс выходом блока сравнения кодов, пер в вая группа входов которого подключенак выходам разрядов первого и второго счетчиков, а вторая группа входов - к выходам второго регистра, соединенного информационными входами с шиной ввода 15кода аргумента, а управляющим входомс выходом старшего разряда второго счетчика и с управляющим входом третьего регистра, подкл 1 оченного информационными входами к шине ввода кода функции, а выходами - к входам первого дешифратора, соединенного выходами с первой группой адресных входов блока памяти, подключенного знаковым выходом к3 10011 входу триггера знака, цифровыми выходами - к первой группе входов первого преобразователя код-частота, а второй группой адресных входов - к выходам . второго дешифратора, соединенного входами с выходами разрядов второго счетчика, подключенного счетным входом к выходу старшего разряда первого счетчика, счетный вход которого соединен с выходом генератора импульсов и с пер вым входом первого элемента,И, подключенного вторым входом к выходу первого преобразователя код-частота, соединенного второй группой входов с выходами ,разрядов первого счетчика, причем выход 1 Б первого элемента И подключен к счетному входу реверсивного счетчика, соединенного входом управления реверсом с выходом триггера знака 2Недостатком известного устройства является ограниченный класс решаемых задач, так как он позволяет формировать выходной аналоговый сигнал 2 толь ко в форме произведения значения аналогового сомножителя у на значение функ ции Р (выбранной из некоторого множествафункций) от аргумента К, представленного в виде кода: Цель изобретения - расширенйе клас са решаемых задач.Поставленная цель достигается тем, что в вычислительное устройство, содержащее цифро-аналоговый множительный блок, подключенный выходом к входу выходного операционного усилителя, аналоговым входом - к шине ввода аналогового сигнала первого сомножителя, а46 цифровыми входами - к выходам первого регистра, соединенного информационными входами с выходами разрядов реверсивного счетчика, управляющим входом - с выходом блока сравнения кодов, первая45 группа входов которого подключена к выходам разрядов первого и второго счетчиков, а вторая группа входов - к выходам второго регистра, соединенного информационными входами с шиной ввода кода аргумента, а управляющим входом -50 с выходом старшего разряда второго счетчика и с управляющим входом треть его регистра, подключенного информационными входами к шине ввода кода функции, а выходами - к входам первого дешифратора, соединенного выходами с пер вой группой адресных входов блока памяти, подключенного знаковым щяходом к 144входу триггера знака, цифровыми выходами - к первой группе входов первогопреобразователя код-частота, а второйгруппой адресных входов - к выходамвторого дешифратора, соединенного входами с выходами разрядов второго счетчика, подключенного счетным входом к выходу старшего разряда первого счетчика,счетный вход которого соединен с выходомгенератора импульсов и с первым входомпервого элемента И, подключенного втсрым входом к выходу первого преобразователя код-частота, соединенного второйгруппой входов с выходами разрядов первого счетчика, дополнительно введенычетвертый регистр, второй преобразователь код-частота, третий счетчик, полусумматор и второй элемент И, соединенный выходом со счетным входом реверсивного счетчика, а первым входом - свыходом первого элемента И и со счетным входом третьего счетчика, подключенного выходами разрядов к первой группевходов второго преобразователя кодчастота, соединенного выходом с вторымвходом второго элемента И, а второйгруппой входов - с выходами четвертогорегистра, подключенного управляющимвходом к выходу старшего разряда второго счетчика, информационными входамик шине ввода кода второго сомножителя, а выходом знакового разрядак первому входу полусумматора, соединенного вторым входом с выходом триггера знака, а выходом - с входом управления реверсом реверсивного счетчика.На чертеже изображена блок-схемавычислительного устройства.Устройство содержит генератор 1 импульсов, первый элемент И 2, первый ивторой счетчики 3 и 4, первый дешифратор 5, блок 6 памяти, триггер 7 знака,первый преобразователь 8 код-частота,реверсивный счетчик 9, первый регистр10,. цифро-аналоговый множительныйблок 11, блок 12 сравнения кодов, второй и третий регистры 1 3 и 14, второйдешифратор 1 5, выходной операционныйусилитель 16, второй элемент И 17, тртий счетчик 18, второй преобразователь19 код-частота, четвертый регистр 20и цолусумматор 21. 1 ифро-аналоговыймножительный блок 11 подключен выходом к входу усилителя 16, аналоговымвходом - к шине ввода аналогового сигнала первого сомножителя, а цифровымивходами - к выходам регистра 10. Регистр 10 соединен информационнымивходами с выходами разрядов реверсив5 1001 ного счетчика 9, а управляющим входомс выходом блока 12 сравнения кодов, первая группа входов которого подключена к выхоаам разрядов счетчиков 3 и 4, а вторая группа входов - к выходам регистра 13. Регистр 1 3 соединен информационными входами с шиной ввода кода аргумента, а управляющим входом - с выходом старшего разряда счетчика 4 и с управляющим входом регистра 14, под ключенного информационными входами к шине ввода кода функции, а выходамик входам дешифратора 5. Дешифратор 5 соединен выходами с первой группой адресных входов блока 6 памяти, подклю ченного знаковым выходом к входу триггера 7 знака, цифровыми выходамик первой группе входов преобразователя 8 код-частота, а второй группой адреснь.х входов - к выходам дешифратора 16. 20 Входь дешифратора 15 соединены с выходами разрядов счетчика 4, подключенного счетным входом к выходу старшего разряда счетчика 3, счетный вход которого соединен с выходом генератора 1 и с 25 первым входом элемента И 2, подключенного вторым входом к выходу преобразоютеля 8 код-частота, вторая группа входов которого соединена с выходами разрядов счетчика 3. Элемент И 1 7 соединен зо выходом со счетным входом реверсивного счетчика 9, а первым входом - с выходом элемента И 2 и со счетным входом счетчика 1 8, подключенного выходами разрядов к первой группе входов преобра-з зователя 1 9 код-частота, Преобразователь 19 соединен выходом с вторым входом элемента И 17, а второй группой входовс выходами регистра 20, подключенного информационными входами к шине ввода кода второго сомножителя, управляющим входом - к выходу старшего разряда счетчика 4, а выходом знакового разряда - к первому входу полусумматора 21. Полусумматор 21 соепинен вторым входом с выходом триггера 7 знака, а выходом - с входом управления реверсом реверсивного счетчика 9.Вычислительное устройство работает следующим образом.Аргумент Н х воспроизводимой функции в цифровой форме поступает на информационные входы регистра 13, с выходов разрядов которого поступает на вторую группу входов блока 1 2 сравнения кодов.55 Управляющий выбором вослроизврдимых функциональных зависимостей сигнал Йу в цифровой форме поступает на информационные входы регистра 14 и через дешифратор 5 воздействует на первую группу адресных входов блока 6 памяти, обеспечивая тем самым выбор координатных приращений, соответствующих требуемой на данный момент аппроксимирующей функции 0 йх) из числа Р 2 (где в- число разрядов кода М.д) аппроксимирующих функций, координатные приращениякоторых записаны в блоке 6 памяти), Прямоугольные импульсы с выхода генератора 1 пересчитываются последовательно включенными первым 3 и вторим 4 счетчиками, Быстрый счетчик 3 участвует в кусочно-линейной аппроксимации каждого участка заданной функции Р(йк), а медленный счетчик 4 служит для отыокания через дешифратор 15 в блоке 6 памяти текущих значений приращений ординат узлов аппроксимации этой функции, Сигналы с выходов разрядов счетчика 3 и счетчика 4 поступают на первую группу входов блока 12 сравнения кодов. При равенстве кодов на выходе регистра 13 и в счетчиках 3 и 4 на выходе блока 12 сравнения кодов формируется сигнал, поступающий на управляющий вход регистра 10 и разрешающий запись в него кода с выхода реверсивного счетчика 9, Преобразователь 8 код-частота, управляемый по второй группе входов выходами разрядов счетчика 3, а по первой группе входов - выходами блока 6 памяти,формиру ет на выходе сигнал разрешения счета,который поступает на вход элемента И 2 и разрешает прохождение прямоугольных алпульсов с генератора 1 на счетный вход третьего счетчика 1 8 и второго элемента И 1 7 в зависимости от приращений соседних ординат узлов аппроксимации заданной функции.Второй преобразователь код-частот .19, управляемый по первой группе входов выходами разрядов счетчика 18, а ;ю второй группе входов - выходами регистра 20, формирует на выходе сигнал, разрешения счета, который поступает навход элемента И 17 и.разрешает прохождение прямоугольных импульсов с выхода элемента И 2 на счетный вход реверсив ного счетчика 9 в зависимости от значения кода второго сомножителя М, поступающего на информационные входы регисъра 20. Полусумматор 21 производитсуммирование по модулю два сигналов,поступающих со знакового разряда региотра 20 и выхода триггера 7 знака, иуправляет реверсом реверсивного счетчика 9. Выходы разрядов реверсивного счетчика 9 управляют ключами цифро7 1001 , аналогового множительного блока 11 через регистр 10. Аналоговый вход блока 11 является входом аналогового сигнала первого сом ножителяПреобразователь 8 код-частота обео-печивает получение заданной крутизны каждого участка аппроксимирующей функции и работает в соответствии с логическим выражением:1 ОЦ=Ч Ч ЧЧпЧ чЧ Ч Ч Ч,ччччЧЧгде М - Ч - код на выходах разрядовисчетчика 3;Ч - Ч - код на цифровых выходах1 Пблока 6 памяти;0 - выходной сигнал преобразователя 8 код-частота.Преобразователь 19 код-частота раработает аналогичным образом и в со вокупности со счетчиком 1 8 и элементом И 1 7 обеспечивает передачу импульсов с выхода элемента И 2 на счетный вход реверсивного счетчика 9 с коэффициентом передачи пропорциональным значению цифрового сомножителя М, записанного в регистр 20,Выход старшего разряда счетчика 4 подключен к управляющим входаю второго 13, третьего 14 и четвертого 20 регистров, Благодаря этому в моменты времени, соответствующие переполнению счетчика 4, осуществляется перезапись цифрового аргумента Мх, цифрового управляющего сигнала Й, и цифрового сомножителя М. 114 8цифро-аналогового множительного блока11 в моменты времени, когда равны кодаргумента М на выходах регистра 1 3и изменяющийся код времени на выходахсчетчиков 3 и 4. В данные моменты ординаты временной и аппроксимирующейфункций Р ( йх) также равны,Таким образом, вычислительное устройство обеспечивает воспроизведениефункциональной зависимости Р ( Я),осуществляет ее умножение на цифровойсомножитель М и при необходимостипроизводит ее умножение на аналоговыйсигнал ч , реализуя таким образом опе.рацию вида 2 = у М Р (Мх)Обновление информации по шине ввода кода аргумента М х, шине ввода кодафункции йи шине ввода кода цифрового сомножителя М производится в концекаждого периода временной развертки,т.е. при переполнении счетчика 4.Преимуществом предлагаемого вычислительного устройства по сравнению1 с прототипом является расширение класса решаемых задач за счет введения дополнительной операции умножения воспроизводимой функциональной зависимости на сомножитель, представленный в цифровой форме. В сочетании с высокой производительностью, обусловленной цифровым выбором воспроизводимых функциональных зависимостей, это создает предпосылки для широкого использования таких вычислительных устройств в составе специащ- зированных устройств автоматики и гибридных вычислительных систем. Формула изобретенияГенератор 1, первый 3 и второй 4 счетчики, дешифратор 1 5, блок 6 памяти, преобразователь 8 код-частота, элемент И 2, триггер 7 знака, счетчик 1 8, преобразователь 19, регистр 20, элемент И 17, полусумматор 21, реверсив-ный четчик 9 осуществляют временную развертку кусочно-линейной аппроксимирующей функции при одновременном ее перемножении на цифровой сомножитель М с учетом его знака. С помощью блока 12 сравнения кодов и регистра 10 происходит фиксация моментов равенства ординат временной и заданной функциЯ для цифрового аргумента Му, записанного в регистр 13. При этом код текущейИ ординаты функции Г ( Мх), соответствующей входному аргументу Мх, управляющему коду М, и умноженной на сомножитель М, поступает на цифровые входы Вычислительное устройство, содержа-. щее цифро-аналоговый множительный блок, подключенный выходом к входу выходного операционного усилителя, аналоговым входом - к шине ввода аналогового сиг- нала первого сомножителя, а цифровыми входами - к выходам первого регистра, соединенного информационными входами с выходами разрядов реверсивного счетжка, управляющим входом - с выходом бло. ка сравнения кодов, первая группа входов которого подключена к выходам разрядов первого и второго счетчиков, а вторая группа входов - к выходам второго регистра, соединенного информационными входами с шиной ввода кода аргумента, а управляющим входом - с выходом старшего разряда второго счетчика и с управляющим входом третьего ре9 3.ббпр гистра, подключенного информационнымивходами к шине ввода кода функции, а мюходами - к входам первого дешнфратора, соединенного выходами с первой груп пой адресных входов блока памяти, под- % ключенного знаковым выхМом к входу триггера знакацифровыми выходами к первой группе входов первого преобразователя код-частота, а второй группой адресных входов - к выходам второго ф дешифратора, соединенного входами с выходами разрядов второго счетчика, подключенного счетным входом к оаходу старшего разряда первого счетчика, счет ный вход которого соединен с выходом генератора импульсов и с первым входом первого элемента И, подключенного вторым входом к выходу первого преобразователя код-частота, соединенного второй группой входов с выходами разрядов первого счетчика, о т л и ч а ю ш е е с я тем, что, с целью расширения класса решаемых задач, в него дополнительно введены четвертый регистр, второй пре,образователь код-частота, третий счет- Ъ чик, полусумматор и второй элемент И,114 20соединенный выходом со счетным входомреверсивного счетчика, а первым входомс выходом первого элемента И и со счеэным входом третьего счетчика, подключенного выходами разрядов к первой грудпе входов второго преобразователя кодчастота, соединенного выходом с вторымвходом второго элемента И, а второйгруппой входов - с выходами четвертогорегистре, подключенного управлаюшнмвходом к выходу старшего разряда второго счетчика, иьформационнвжи входами .к шине ввода кода второго сомножителя,а выходом знакового разряда - к первомувходу полусумматора, соединенного вторим входом с выходом триггера знака,а выходом - с входом управления реверсом реверсивного счетчика.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРЖ 783804, кл. Я 06 (7/12, 1979.2, Авторское свидетельство СССРцо заявке М 2904372/18-24,юл. Ц 06 У 3/00, б 06 С, 7/26, 19801001114 Составитель С. Казиноващтор Н. Стащишина Техред Ж.Кастелевич одлисное фПатент", г. од, ул. Проектна Филиал Заказ 1308/57 ВНИИПИ и 11303Тираж 704Государственного комитета СССделам изобретений и открытий