Устройство цикловой синхронизации

и 985962ъ ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОУСКОМУ СВИДЕТЕЛЬСТВУ Сфез СоввтсиикСфцнаяистичвскивРеспубяйи(5 )Я. кл. Н 04 1. 7/08 Эвуаеротокииый комитет СССР аа деизм изаоретвиий и открытий(54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ 1Изобретение относится к радиотех. нике и может быть использовано в системах передачи дискретной информации.Известно устройство цикловой синхронизации, содержаи 1 ее последователь. но соединенные генератор тактовых импульсов, распределитель, первый элемент И, интегратор и пороговый элемент, выход которого подключен к 1 о второму входу распределителя,сдвиговый регистр, выходы которого соединены с входами дещифратора и элемента равнозначности, а также пер-.вый блок сравнения, первый накопитель и второй элемент И ( 1) . Однако известное устройство обес.печивает малую помехоустойчивость,1 так как не обеспечивает удержание осинхронизма в условиях интенсивныхпомех,Цель изобретения " повышение помехоустойчивости. 2Для достижения поставленной цели в устройство цикловой синхронизации содержащее последовательно соединен"%1 ные генератор тактовых импульсов, распределитель, первый элемент И, интегратор и пороговый элемент,выход которого подключен к второму входу распределителя, сдвиговый регистр, выходы которого соединены с входами дешифратора и элемента равнозначности, а также первый блок сравнения, первый накопитель и второй элемент И, введены датчики верхнего и нижнего порога, два блока сравнения . второй накопитель, три вентиля ИЛИ и триггер, при этом второй выход генератора тактовых импуль". сов подключен к входу сдвигового регистра и через первый элемент ИЛИ к счетному входу триггера, выходы которого подключены к первым входам первого и второго вентилей, к вторым входам .которых подключен выход элемента равнозначности, а выходы ука15 3 98596эанных вентилей подключены к входамсоответствующих накопителей, выходпервого накопителя подключен к первым входам первого и второго блоковсравнения, выход датчика нижнегопорога подключен к второму входупервого блока сравнения, выход которого через второй элемент И соединен с вторым входом первого элемента ИЛИ, выход датчика верхнего 10порога подключен к вторым входамвторого и третьего блоков сравнения,к первому входу последнего подключен выход второго накопителя,выход третьего блока сравнения подключен к второму входу второго элемента И и к первому входу второгоэлемента ИЛИ, к второму входу кото. рого подключен выход второго блокасравнения, а выход второго элемента 20ИЛИ через третий вентиль, к второмувходу которого подключен третий выход генератора тактовых импульсов,подключены к вторым входам первогои второго накопителей, причем первыйрход второго вентиля объединен с вто-.рым входом первого элемента И, кгретьему входу которого подключенвыход дешифратора, подключенный квторому входу интегратора, третийвход которого соединен с вторымвыходом распределителя, первый входкоторого объединен с третьим входомвторого элемента И,На чертеже представлена структурная схема устройства.Устройство цикловой синхронизации;содержит генератор 1 тактовых импуль-,сов, сдвиговый:регистр 2, дешифратор 3, первый элемент И ч, распределитель 5, первый элемент ИЛИ 6, триг- щгер 7, первый и второй вентили 8 и9, элемент 10 равнозначности, первыйнакопитель 11, первый и второй блоки12 и 13 сравнения, датчик 1 ч нижнегопорога, второй элемент И 15, второйнакопитель 16, третий блок 17 сравнения,датчик 18 верхнего порога, второйэлемент.ИЛИ 19, третий вентиль 20,интегратор 21, пороговый элемент 22.Устройство работает следующим образом.Синхропоследовательнооть двоичныхсимволов 1 0 и 1,), закодированная защитным кодом (символ 0 закодировандвумя элементамиО. 1 , а 1 -10и искаженная помехами при передачесигналов по каналу связи, накапливается в сдвиговом регистре 2, содер 2 4жимое которого сдвигается в каждомтакте под воздействием тактовых импульсов генератора 1 с одновременнойзаписью в первый разряд очередногоэлемента кода. Сигналы с выхода всехразрядов сдвигового регистра 2 поступают на дешифратор 3, на выходе которого , Формируется единичный логический сигнал в случае точного илиприблизительного совпадения кода,накопленного в сдвиговом регистре 2с защитным кодом синхропоследовательности,Одновременно сигналы с выходовпервых двух разрядов сдвиговогорегистра 2 поступают на элемент 10равнозначности, на выходе которогоформируется единичный сигнал в случаеравенства двух элементов защитногокода, поступивших на вход устройствапоследними. При поступлении на входцелого числа символов основногокода, соответствующего целомучислу подциклов и четвертому числу элементов защитного кода, навыходе элемента 10,равнозначностиформируется, как правило, нулевойсигнал, соответствующий неискаженнымэлементом одного последнего подцикла01 или 10, и только при искажении помехой одного из элементов защитного кода, что соответствует стиранию символа основного. кода00или 11, на выходе элемента,10 рав-.нозначности формируется единичныйсигнал.Тактовые импульсы со второго выхода генератора 1 поступают такжечерез первый элемент ИЛИ 6 на счетныйвход триггера 7. При этом если этитакты соответствуют истинной фазеподцикла, т.е. моментам, когда "прошло целое число подциклов и в.сдвиговом регистре 2 записано целое числосимволов основного кода, то второйвентиль 9, открываемый в укаэанныхтактах., пропускает сравнительно малоединичных сигналов от элемента 10равнозначности на второй накопитель16. А первый вентиль 8, открываемыйсигналом с инверсного выхода триггера7, пропускает сравнительно много единичных импульсов с элемента 10 равнозначности на первый накопитель 11.В результате содержимое. первогонакопйтеля 11 растет быстрее содержимого второго накопителя 16 и раньшедостигает верхнего порога, поступающего с датчика 18 на блоки 13 и 175 -985 сравнения, При этом на входе второго блока 13 сравнения Формируется единичный сигнал, который проходит через второй элемент ИЛИ 19 на третий вентиль 20 и совпадает с импульсом третьего выхода генератора 1 тактовых импульсов, который задержан относительно импульса первого выхода генератора 1 тактовых импульсов на время, меньшее периода тактовых импульсов. В результате на выходе третьего вентиля 20 формируется сигнал, обнуляющий первый и второй накопители 11 и 16, после чего работа накопителей наци" нается сначала изложенным выше способом,15Сигнал первого накопителя 11 поступает также на первый блок 12 сравнения, на выходе которого формируется единичный сигнал в случае, когда поступающий сигнал меньше нижнего порога; поступающего от дат" чика 14 нижнего порога, При высоком уровне помех, когда большое число символов Основного кода оказывается стертым и содержимое второго накопи 25 теля 16 растет достаточыо быстро, она может достичь верхнего порога раньше, чем в первом накопителе 11. Если к этому моменту времени содефуи-" мое первого накопителя 11 все же превысило нижний порог, то елиничный сигнал формируется на выходе третьего блока 17 сравнения и. через второй элемент ИЛИ 19 и третий вентиль 20 . обнуляет первый и второй накопители 11 и 16, после чего накопление начинается сначала.Если же содержимое второго накопителя 16 достигло верхнего порога, а содержимое первого накопителя 11юо. растет так медленно, что еще не до-:. стигло нижнего порога, что наиболее вероятно при сбое подцикловой синхро. низации, когда целому числу подцик-, лов соответствует нулевой сигнал на45 прямом выходе триггера 7, то единичные сигналы Формируются сразу на двух первом и третьем блоках 12 и 17 сравнения. При этом на выходе второго элемента И 15 формируется импульс, совпадающий по времени с импульсом первого выхода генератора 1 тактовых импульсов, который занимает промежуточное положение между ,импульсами первого и третьего выхо дов. Импульс с выхода второго эле" мента И 15 проходит через первый элемент ИЛИ 6 и поступает яа вход триггера 7, изменяя его состояние 962 6на противоположное, вследствие чего корректируется Фаза подцикла и устра" няется сбой подцикловой синхронизации, Вместе с тем сигнал с третьего блока 17 сравнения через элемент ИЛИ 19 и третий вентиль 20 опнуляет первый и второй накопители 11 и 16, после чего их работа начинается сна.чала.Сигнал о наличии синхронизма на выходе первого элемента И 4, который является выходом устройства, Формируется только при условии расхождения распределителя 5импульсов в состоянии истинной Фазы, наличия сигнала совпадения на выходе дешиф" ратора 3 и нахождения триггера 7 в сОстОянии истинной фазы подциклОвой синхронизации.Одновременно сигнал с выхода первого элемента И 4 обнуляет интегра.тор 21. При отсутствии синхронизиа в ячейках интегратора 21, количество которых равно числу состояний распределителя 5 ( импульсов), накапливается сигнал дешифратора 3, соответствующий различным состояниям распределителя 5 ( импульсов ). В случае, если в одной из ячеек интегратора 21 содержимое превысит заданный порог, то на выходе порогового элемента 22 Формируется сигнал, устанавливающий распределитель 5 ( импульсов в состояние истинной Фазы.Устройство цикловой синхронизации обеспечивает повышение помехоустойчивости при кодировании синхропоследовательности защитным кодом и высоком уровне помех, так как при высоком уровне помех для поддержания устойчивого синхронизма дешифратор 3 настраивается на приблизительное совпадение с синхропоследовательностью, а такое приблизительное совпадеыие может возникнуть в нежелательныемоменты времени при сдвиге кода синхропоследовательности надробное число подциклов, при большомколичестве стираний символов синхропоследовательности,в результате чего возникает возможность поддержания состояния ложного синхронизма,кото" рую устраняет использование третьего входа у первого элемента И 4 и подключение к нему сигнала подцикловой синхронизации от триггера 7.Формула .изобретенияУстройство цикловой синхронизации, содержащее последовательно соединен 7 985962 8ные генератор тактовых импульсов,распределитель, первый элемент И,интрегратор и пороговый элемент,выход которого подключен к второму.входу распределителя, сдвиговыйрегистр, выход которого соединеныс входами дешифратора и элемента равнозначности, а также пер,вый блок сравнения, первый накопитель и второй элемент И, о тличающееся тем, что,с,целью повышения помехоустойчивости,в него введены датчики верхнего инижнего порога, два блока сравнения,второй накопитель, три вентиля, дваэлемента ИЛИ и триггер, при этом второй выход генератора тактовых импульсов подключен к входу сдвигового регистра и через первый элемент ИЛИ ксчетному входу триггера, выходы ко"торого подключены к первым входампервого и второговентилей, к вторымвходам которых подключен выход элемента равнозначности, а выходы указанных вентилей подключены к входамсоответствующих накопителей, выходпервого накопителя подключен к пер"вым входам первого и второго блоковсравнения, выход датчика нижнегопорога подключен к второму входупервого блока сравнения, выход которого через второй элемент И соединен с вторым входом первого элементаИЛИ, выход датчика верхнего поро"га подключен к вторым входам второгоитретьего блоков сравнения, к перво-му входу последнего подключен выходвторого накопителя, выход третьегоблока сравнения подключен к второмувходу второго элемента И и к первомувходу второго элемента ИЛИ, к второго му входу которого подключен выходвторого блока сравнения, а выходвторого элемента ИЛИ через третийвентиль, к второму входу которогоподключен третий выход генератора и тактовых импульсов, подключен квторым входам первого и второго накопителей, причем первый вход второго вентиля объединен с вторымвходом первого элемента И, к треть ему входу которого подключен выходдешифратора, подключенный к второмувходу интегратора, третий вход которого соединен с вторым выходомраспределителя, первый вход которого 25 объединен с третьим входом второгоэлемента И. Источники информации,принятые во. внимание при экспертизе Зо 1. Авторское свидетельство СССР О 641 б 70, кл. Н 04 1. 7/08, 1977985962 Составитель С,ОсмоловскийРедактор 8,Петраш Техред И.Гергель Корректор В.Бутяг Падписно аказ Филиал ППП "Патент", г. Ужгород, ул. Проектная 189/78 Тираж 688НИИПИ Государственного компо делам изобретений13035, Москва, Ж, Раушс тета СССР открытий ая наб д 4/