Устройство для обучения микропрограммированию

(59 ЫЙ КОМИТЕТ СССРРЕТЕНИЙ И ОТКРЫТИИ СУДАРСТВ О ДЕЛАМ И ИСАНИЕ ИЗОБРЕТЕНИЯ д АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ МИКРОПРОГРАММИРОВАНИ 10(57) Изобретение относится к учебнолабораторному оборудованию. Цельюизобретения является расширение дидактических воэможностей с повыше нием надежности и достоверности вводимой информации за счет возможностивыполнения операции ускоренного умно,.801243011 А 1 жения введением операндов, над которыми производятся действия, непосредственно в состав микропрограмм,Составными частями предлагаемого устройства являются микропроцессор,блок синхронизации, блок памяти, блокуправления, блок регистрации, блокиндикации, два блока сравнения, распределители импульсов, блок заданиярежима работы, коммутатор сигналовсинхронизации, коммутатор сигналовуправления микропроцессора, коммутатор данных, коммутатор микрокоманд,регистр числа, счетчик адреса, элементИ, элемент ИЛИ, регистр микрокоманды, Введен ряд связей между составными частями устройства, Раскрытаструктура формирователей импульсовускоренного умножения, местного упавления и непосредственного операна. 3 з,п, ф-лы, 6 ил, 1 12430Изобретение относится к обучающим устройствам и может быть использовано для отработки навыков микропрограммирования,Цель изобретения - расширение дидактических возможностей устройства эа счет реализации ускоренного умножения введением операндов, над которыми производятся действия, непосредственно в состав микрокоманд, , ОНа фиг,1 изображена структурная схема предлагаемого устройства; на фиг,2 - временные диаграммы работы устройства; на фиг,З - структура микропроцессора; на фиг, 4 - схема 5 распределителя импульсов ускоренного умножения; на фиг,5 - схема блока управления; на фиг,6 - схема распределителя импульсов непосредственчого операнда, 20 Устройство для обучения микропрограммированию содержит микропроцессор1, блок 2 синхронизации, блок 3 памяти, бпок 4 управления, блок 5 регистрации, блок 6 индикации, первый 7и второй 8 блоки сравнения, распределители 9 и 10 импульсов, блок 11,задания режима работы (записи в контроля), коммутатор 12 (сигналов синхронизации), коммутатор 13 (сигналовуправления микропроцессора), коммутатор 14 (данных), коммутатор 15(микрокоманд), регистр 16 (числа),счетчик 17 (адреса), элемент 18 И,элемент 19 ИЛИ, регистр 20 (микрокоманды).Микропроцессор 1 состоит из двух четырехраэрядных микропроцессорных секций, выполненных на одномкристалле побиполярной технологииинтегральных инжекционных схем,Основными узлами микропроцессораявляютсяфиг.З ): арифметико-логический узел 21 с 16-ю операциямии полной, схемой ускоренного переноса;восемь регистров общего назначения22, последний является программнымсчетчиком 23; дополнительный, регистр24 и рабочий регистр 25, которые могут быть использованы для операцийкак с одинарной,.так и с двойной точностью,", регистр 26 операций, основное назначение которого - хранениекода микрооперации в данном тактеработы микропроцессора 1, регистр 26имеет разрядность двенадцать и каждый рязряд его является управляющимдля отдельных узлов, входящих в сос 11 3тав микропроцессора 1 (на фиг,Звыходные связи регистра 26 не показаны), мультиплексоры входа информации 27, выхода информации 28 и адреса 29, мультиплексор 27 соединен свходом узла 2 и коммутирует на еговход операнды различных источниковмикропроцессора и входную информацию,которая поступает в процессор 1 через коммутатор 14 (фиг,З), мультиплексор 28 выдает информацию на выходные шины, а мультиплексор 29 - наадресные шины значение программногосчетчика 23, а также значения рабочего 25 и дополнительного 24 регистров; программируемая логическая матрица 30, с помощью которой девятиразрядное управляющее слово микропро-цессора 1 преобразуетсяся в двадцатиразрядное, которое заносится в регистр операции 26,Основными составными частями рас-.пределителя 9 (фиг,4) являются элементы И 31 и 32; триггеры 33 и 34,инвертор 35, элементы И 36 - 39, элементы ИЛИ 40 и 41,Блок 4 содержит (фиг.5) регистры42 и 43, переключатель 44 ( ввода информации и синхроимпульса, подаваемого из блока 12 на вход С регистров 42 и 43, куда последовательнозаносится необходимая информация),тумблерный регистр 45 (управлениявходами микропроцессора), переключатель 46 ( Пуск" ), переключатель 47(режима "Одиночный-непрерывный" ),переключатель 48 (" Сброс" ), перек"лючатель 49 (" Сброс регистра числа"), переключатель 50 (ввода информации в регистр числа), переключатель 51 (" Сброс счетчика адресаблока памяти"), переключатель 52(сравнения),Распределитель 10 содержит элементы И 54 и 55, мультиплексор 56, элемент ИЛИ 57, триггер 58, вход К которого соединен с переключателем 48,Структура устройства для обучения микропрограммированию выбрана исходя из условия наиболее наглядной демонстрации принципа микропрограммного управления, Используемые режимы работы дают возможность изучить управление функционированием как основногс обрабатывающего устройства в микро-.3011 О 50 3 124процессора, так и всего устройства вцелом.Предлагаемое устройство для обучения микропрограммированию работаетследующим образом, 5При изучении работы микропроцессора 1 по отдельным микрооперациямнабранные значения данных и микрокоманд в регистрах 42 и 43 блока 4 через соответствующие коммутаторы 14и 15 (фиг.) подаются на его входные шины. Синхронизация работы микропроцессора 1 происходит импульсом2 д (фиг,2), который подается в негочерез коммутаторы 2 и 13. Результат 5выполчения микрооперации на шинахадреса и данных фиксируется в блоке5. Наличие выходных управляющих сиг-,налов микропроцессораопределяетсяв блоках 7 и 8 и фиксируется блОком 4,Состояние всех регистров индицируется в блоке 6, Для изучения системы команд в шаговом режиме в устройстве используется блок 4(фиг.5), В 25регистры 42 и 43 с помощью переключателя 44 и синхроимпульса, подаваемого из блока 12 на вход С регистров42 и 43 последовательно заносится необходимая информация, Переключатели46 - 48 определяет режим работы блока 2, Переключатель 52 определяет режим работы блока 3 памяти,Следующим этапом работы с устройством является составление последова 35тельностей микрокоманд выполненияслоуния, умножения, деления, Приэтом составленная последовательностьмикрокоманд заносится в блок 3, имикропроцессор 1 работает под его 4 Оуправлением. Запись микрокоманд вблок 3 осуществляется иэ регистра 16с помощью блока 11, формирующего необходимые последовательности сигналов. Микрокоманда заносится в ре-: 45гистр 16 последовательным кодом, значение которого "0" или "1" подаетсяиз блока 4 переключателем 50 (фиг5),а стробирующий импульс - с коммутатора 12,После занесения в регистр 16 с коммутатора 12 подается импульс запи-.си, переписывающий информацию в бло 1 ка 3. При этом значение счетчика 17 автоматически получит приращение +1. 55 Значение регистра 1 б и счетчика 17 индицируется в блоке 6. Для контроля правильности записанной в блок 3 информации блок 1 переводит яряи",контроля, при котором из блока 3 сия.хроимпульсом коммутатора 12 ссуществляется контрольное чтение, При этоминформация вновь заносится в регистр16, Счетчик 17 указывает на ячейку,иэ которой производится чтение.Формат микрокоманды - двадцать четыре разряда, Разряды 1-9 используются для управления микропроцессоромразряды 10-19 являются управляющимиразрядами блоков устройства для обучения микрапрограммированию, разряды 20-24 являются разрядами адресаследующей микрокоманды,Разряды микрокоманды имеют следующие значения; разряды "один-девять"управление микропроцессором 1; разряд "10" - свободньп 1; разряд "одиннадцать - управление входом перекосаузла 21; разряд "двенадцать" - управление выходом младшего разряда дополнительного регистра осуществляетсяблоком 8; разряд "тринадцать" - управление выходом переноса узла 21осуществляется блоком 7; разряд "четырнадцать- управление занесениеминформации в блок с шин выхода данных микропроцессора 1; разряд "пятнадцать - управление занесением информации в блок с шин выхода микропроцессора 1; разряд "шестнадцать"управление младшим разрядом дополнительного регистра 24 при ускоренномумножении; разряд "семнадцать" - обращение за операндом при делении;разряд восемнадцать признак операнда 1 разряд девятнадцать конец микропрограммы; разряды "двенадцать-двадцать. четыре" - адрес следую.щей микрокоманды. Такт выполнения микрокоманды начинается считыванием из блока 3 импульсом СИМ, который используется для синхронизации микропроцессора 1 и вырабатывается в блоке 2 (фиг.2 е) . Задержка, которая возникает при считывании составляет примерно 100 нс, дает возможность непосредственно вводить операционную часть микрокоманды в процессор 1 (фиг.2 ж), которая заносится в его регистр операции по фронту переключения из "0" в 1", Управляющая и адресная часть микрокоманды заносятся в регистр 20 микро- команды с синхроимпульсом (СИ)2 (фиг. 2 и). К управляющему входу мультиплексора 56 подключен разряд "во 1243011семнадцать" регистра 20, Адреснаячасть микрокоманды заносится в регистр 20 по установочным входам (второй и третий входы счетчика 21)(фиг,2 н), После этого, если необходимо, анализируются признаки выполнения операции (как правило, выходного переноса узла 2) н блоке 7 илизначения младшего разряда дополни" Отельного регистра (при выполненииоперации умножения в блоке 8), В блоки 7 и 8 эти признаки и значения по даются из микропроцессора 1 (фиг,2 н).Опросы этих значений производятся импульсом СИ 4 (фиг,2 р), вырабатываемымблоком 2, При этом значение регистра20 в зависимости от результата увеличивается на + или на +2 (фиг.2 н),После этого импульсами СИ 1 (Фиг,2 а), 20вырабатываемыми блоком 2, модифицированное значение адреса заносится всчетчик 17 (Фиг,2 с), и начинаетсятакт выполнения следующей микракоманды, По заднему Фронту импульса СИ 1 25Формируется короткий импульс, которыйсбрасывает регистр 20 перед новым занесением адреса из блока 3 (фиг,2 т),Операнды, над которыми произвоцятсяоперации, хранятся в блоке 3, в том ЗОже, что и управляющая информация,Для занесения их в процессор 1 необходимо в разряде признака операндамикрокоманды (18) установить "1"(фиг,2 и), а сам операнд расположитьв следующей ячейке бпока 3 в разря"дах 10-17. При этом:в данном тактесхема выдачи операнда формирует им-пульс считывания из следующей ячейкиблока 3, Этот импульс считывания фор мируется блоком 10 между заднимиФронтами импульсов СИ 3 и СИ 4(Фиг,2 к), Операнд (фиг,3) заноситсяв регистр 20 и через распределитель10 и коммутатор 14 подается на входные шины данных микропроцессораДанные останутся на входных шинахдо момента исполнения операции занесения (фронта иэ "1" в "0" импульса синхронизации микропроцессора 1 5 ОСИ;) (фиг,2 м), При этом действие управляющих сигналов разрядов 10-17блокируется,В микропроцессоре 1 используютсяследующие методы умножения и деления,551). Двоичное умножение,Множитель вносится в дополнительный регистр 24 микропроцессора 1,множимое - н один из регистров общего назначения 22. Умножение осуществляется по редством выполнения рядасложений и сдвигов. Если младший разряд множителя равен нулю, то выпОлияется сдвиг вправо с удвоенной точностью - младший разряд рабочего регистра 25 поступает в старший разряд,цополнительного регистра 24, а младший разряд регистра 24 теряется, Еслимладший разряд регистра 24 равен единице то выполняется операция сложения и сдвига,2). Двоичное деление,Деление (пятнадцать разрядов максимум) вводится в составной регИстрсостоящий из дополнительного регистра 24 и рабочего регистра 25, и делитель подается на первый вход микпропроцессора 1, Деление осуществляется путем выполнения,рядов вычитанийи сдвигов, начиная со старших разря,цон. На каждом этапе делитель сравнивается с содержимым рабочего регистра 25 микропроцессора 1 для определения того, нужно ли производить:вычитание и сдвиг или просто сцвигвлево (в сторону старших разрядов) .На каждом такте цифра частного заносится н младший разряд дополнитель"ного регистра 24 микропроцессора 1,По окончании деления частное окажется в регистре 24, остаток - в рабочий регистр 25,3), Ускоренное умножение.Методом ускоренного умножения,реализуемом в микропроцессореянляется алгоритм Бута, Заключаетсяон н следующем:1, Множимое заносится в нулевойрегистр общего назначения микропроцессора (РОНО) 22, множитель - в регистр 24, обнуляемый рабочим регистром (РР) 25 где будет хранитьсяпроизведение,2, Анализируется младший разрядмножителя с помощью распределителя 9.Если он равен 1, то РР = РР - РОНО,если - О, то РР = РР + РОНО.3. Выполняем арифметический сдвигвправо содержимого регистров 24 и 25,анализируем новый младший разряд ипредшествующий ему и преобразуемпроизведение. по правилу:У - 1 У0 0 РР = РР + 0 (нет операции сложения)1243011 При реализации ускоренного умножения с помощью распределителя 9 по алгоритму Бута (разряд 15 микрокоман О ды) в первом цикле проверки анализируется младший разряд РД , а в последующих циклах - предыдущий РД; - 1и последующий РД . младшие разрядыо)регистра 24, При этом предыдущий 15 выдвинутый из РД разряд запоминаетсяво вспомогательном триггере (не показан), Значение счетчика 17 увеличивается на +1 или +2 в зависимостиот значений 20 Условия модификации адреса приускоренном умножении запишутся в сле 25 дующем виде;1(4) мА , ) =(тРД,) м (тз л Рд, ,л Рд,л (ик, А м 1 с, ),где Т - значение триггера первогоцикла35Указанные импульсы, соответствующие условиям модидикации адреса согласно уравнениям (1) - (4), подаются с выходов блоков 7 и 8 и распределителя 9 на входы элемента 19, откуда поступают на вход счетчика 17,соответствующий увеличению результата показаний счетчика на +1, +2,В предлагаемом устройстве для обучения микропрограммированию расширение дидактических возможностей достигается за счет соответствующеговыполнения структурной схемы, введе-.нием блоков сравнения и необходимыхсхем, обеспечивающих различные типыумножения и деления, в том числе иускоренного умножения.Повышение достоверности вводимойинформации достигается при использовании блока 2 и коммутатора 12 возможностью контроля микрокоманды после записи ее в регистре 1 б (контрольное считывание 1,О РР = РР + РОНО1 О РР = РР - РОНО1 1 РР = РР + О (нет операции сложения)4, Действие третье повторяется(и) раз, где и - число разрядовмножителя, считая знаковый,Произведение получается с учетомзнаков,Второй блок сравнения младшегоразряда дополнительного регистра микропроцессора 1 формирует импульс модификации адреса, занесенного в адресную часть регистра 20.Если обозначить МК - разряд микрокоманды, РД - значение младшегоразряда дополйительного регистра(РД)24, то условие Формирования запишется следующим образом: МА = МК, л РД, А МК (1) Аналогично для первого блока сравнения выходного переноса узла 21 (выМА ) - (Т 1 л РД ,Л МК л МК ) ход ПАЛУ), условие формирования импульса модификации следующее: МА 11 АЛУ = МК л ВЫХ ПАЛУл МК(2) РДи РД"1-О" или "0-1",Перечисленные преимущества предла. - гаемого устройства по сравнению с известным позволяет эффективно испольэовать его для изучения больших интегральных схем,Формула изобретения,1, Устройство для обучения микро- программированию, содержащее микропроцессор, первый, второй и третий входы которого соединены ссэтветственно с выходами первого, второго и третьего коммутаторов, а первый, второй, третий и четвертый выходы - с первыми входами первого и второго блоков сравнения и первым и вторым входами блока регистрации соответственно, блок индикации, первый, второй, третий и четвертый входы которого подключены соответственно к первым выходам блока управления, первого регистра и счетчика и к выходу блока регистрации, блок памяти, первый, второй и третий входы которого20 вторые выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, третий вход которого соединен с первым выходом первого распределителя импульсов, а выход - с вторым входом счетчика, третий вход которого подключен к второму выходу первого распределителя импульсов, а четвертый вход - к выходу блока памяти, соединенному с четвертым входом второго регистра и вторым входом третьего коммутатора,второй вход второго коммутатора падключен к первому выходу второго распределителя импульсов, второй выходкоторого соединен с вторым входом соединены соответственно с вторымивыходами первого регистра и счетчикаи выходом блока задания режимов рабаты, блок синхронизации, элементИЛИ, элемент И, выход которого подключен к третьему входу блока регистрации, четвертый вход которого соединен с первым выходом четвертого коммутатора, о т л и ч а ю щ е е с я 10тем, что, с целью расширения дидактических вазможностей устройства,1в него введены второй регистр и двараспределителя импульсов, первые входы которых соединены с выходом элемента И, подключенным к вторым входам первого и второго блоков сравнения, третьи входы которых и вторыевходы распределителей импульсов подключены к выходу второго регистра;соединенному с первым входом. первого коммутатора, второй и третийвходы которого подключены соответственно к вторым выходам четвертогокоммутатора и блока управления, тре 25тий выход которого подключен к входублока синхронизации, четвертый, пятый, шестой и седьмой выходы - кпервым входам соответственно второгокоммутатора, третьего коммутатора,элемента И и счетчика, восьмой и девятый выходы - соответственно к первому и второму входам первого регистра, а вход - к третьему выходу четвертого коммутатора, четвертый выход которого соединен с первым входомблока задания режимов работы и третьим входом блока памяти, первыи входс первым выходом блока синхронизации, а второй и третий входы - с 40первыми выходами соответственно первого и второго блоков сравнения,блока задания режимов работы, второйвход элемента И соединен с вторымвходом блока задания режимов работы,второй вход элемента И подключен квторому выходу блока синхронизации,третий вход первого распределителяимпульсов соединен с вторым выходаммикропроцессора,2, Устройства по п,1, о т л и ч аю щ е е с я тем, что в нем первыйраспределитель импульсов содержитпоследовательно включенные первыйэлемент И, второй элемент И, первыйтриггер, третий элемент И и первыйэлемент ИЛИ выход которого являетсявторым выходом распределителя, последовательна соединенные второй триггер четвертый элемент И и второйэлемен. ИЛИ, вьгсад которого являетсяпервым пьгходам распределителя, последовательна включенные инвертар и пятый элемент И, выход которого соединен с вторым входом второго элемента1 ШИ, .и шестой элемент И, выход которого соединен с вторым входом первого элемента ИЛИ а первый, второй итретий входы в ,ответственна с выходом первого элемен га И, вторым выходом первого триггера и вторым выхадам второго триггера, выход первогоэлемента И подключен к первому входувторогс триггера и к вторым входам-ретьега, четвертого и пятого элементов И, первый выход первого триггера ссединен с третьим входом пятага элемента И, вторым входом второгоэлемента И и вторым входом второготриггера, второй выход первого триггера подключен к третьему входу четвертого элемента И, четвертый входкоторого соединен с выходом инвертора, первый и второй входы первого элемента И являются соответственнопервым и вторым входами распределителя, а вход инввртара, второй вход второго триггера, третий вход третьего элемента 11 и четвертый вход гпестого элемента И - третьим входом расг,ределителя,3, Устройство по п.1, а т л и ч ак щ е е с я тем, чта в нем второй распределитель импульсов содержит последовательно включенные первый элемент И, элемент ИЛИ и триггер, выход которого является вторым выходом распределителя, мультиплексор, вход и выход которого являются саответст 1243011 12венно вторым входом и первым выходомраспределителя, и второй элемент И,выход которого соединен с вторым входом элемента ИЛИ, первые и вторые5входы первого и второго элементов Иявлякгся соответственно первым ивторым входами распределителя,4. Устройство по п,1, о т л и ч а ющ е е с я тем, что в нем блок уп. равления содержит первый регистр, первый и второй выходы которого являются соответственно первым и четвертым выходами блока, второй регистр, 15 выход которого является пятым выходом блока, первый переключатель, пер-: вый и второй выходы которого соединены с первыми входами соответственно первого и второго регистра, третий регистр, выход которого являетсявторым выходом блока, второй, третийи четвертый переключатели, выходы которых являются третьим выходом блокаи соединены с вторыми входами первого и второго регистров, пятый, шестой,седьмой и восьмой переключатели, выходы которых являются соответственношестым, седьмым, восьмым и девятымвыходами блока, и регистратор, входкоторого и третьи входы первого ивторого регистров являются входамиблока.