Усредняющее устройство с блокировкой

72) Автор изобретения Бол Заявител ОЙСТВО С БЛОКИРОВКО 54) УСРЕДНЯЮ Известно усредняющее устройство с блокировкой, содержащее фазовый дискриминатор, первый выход которого подключен к первому входу первого реверсивного счетчика и к первому входу первого элемента И, второй вход которого соединен с выходом первого триггера, к входам которого подключены первые вы, ходы первого коммутатора и первого реверсивного счетчика, второй выход которого соединен с первым входом второго , триггера, выход которого подключен к первому входу второго элемента И, вто 35 рой вход которого соединен с вторым выходом фазового дискриминатора и с вторым входом первого реверсивного счетчика, соответствующие выходы которого подключены к одним входам первого коммутатора, а также второй коммутатор, первый счетчик и последовательно соединенные первый элемент задержки и второй счетчик 11овышенне точносретения -йствни номе п ствующие выход обретение относится к раднотехОднако в известном устройстве: ность недостаточна.Ф Цель изобти при воздеДля достижв усредняющеесодержащее фавый выход котовходу первого рпервому входу перой вход которопервого триггераподключены первмутатора, н первчика, второй выкпервым входом вкоторого подклювторого элементарого соединен сдискриминато ения постаЫвнной пели устройство с блокировкой зовый дискриминатор, перрого подключен к первому еверсивного счетчика и крвого элемента И, втого соединен с выходом, к входам которогоые выходы первого комого реверсивного счетоп которого соединен сторого триггера, выходчен к первому входуИ, второй вход котовторым выходом фазовора и с вторым входом ивного счетчика, соотвеькоторого подключены80 фтовых импульсов отстает от фазы принимаемых элементов сообщения) или вычитания (формируются по одному на каждый фронт принимаеМых элементов сообщения на втором выходе .фазового дискриминатора, если фаза тактовых импульсов опережает фазу принимаемыхэлементов сообщения),Вследствие того, что элементы принимаемых сообщений подвергаются искажениям в канале связи, на выходахфазового дискриминатора 14 формируютсякак истинные, так и ложные корректирующие импульсы (как добавления, так ивычитания), Реверсивный счетчик 11, емкость которого, исходя из требований быстродействия,выбирается весьма малой, осуществляет первую ступень усреднения входных корректирующих сигналов, Если числоимпульсов добавления (вычитания), поступивших на его первый (второй) вход,превысит на величину Г (где- коэффициент пересчета реверсивного счетчика11) число импульсов вычитания (добавления), поступивших на его второй (первый) вход, то на первом (втором) выходереверсивного счетчика 11, который является выходом последнего разряда добавления (вычитания), т,е. после максимального усреднения, формируется импульс, устанавливающий триггер 1 (2 )в единичное состояние, вследствие чегопоследующие импульсы добавления (вычитания) проходят на выход элемента И3 (4) без усреднения. Этим обеспечивается высокое быстродействие усреднения корректирующих импульсов,Сброс триггера 1 (2) в нулевое состояние осуществляется через коммутатор9 сигналов с одного из промежуточныхразрядов вычитания (добавления) реверсивного счетчика 11 сигналом с одногоиз его третьих выходов, т.е. частичноусредненным сигналом противоположногокорректирующего воздействия. Для обеспечения точности и быстродействия усреднения выходных корректирующих импульсов устройства коэффициент частичного усреднения импульсов сброса блокировочных триггеров выбран изменяющимся автоматически в зависимости отрежима работы устройства (режим устойчивой тактовой синхронизации, режимвхождения в синхронизм, режим устойчивости рассогласования частот передатчика и приемника, режим полного совпадения этих частот и т,д.), который характеризуется в первом приближении соотношением числа корректирующих им 3 9783к одним входам первого коммугатора,а также второй коммутатор, первыйсчетчик и последовательно соединенныепервый элемент задержки и второй счетчик, введены второй реверсивный счетчик, и последовательно соединенные второй элемент задержки и третий реверсивный счетчик, выходы которого подключены к другим входам первого коммутатора, соответствующий вход которого соединен с входом второго элемента задержки и.с выходом второго счетчика, второйвход которого с эединен с первым входомфазового дискриминатора, второй вход которого соединен с входом первого счетчика, выход которого подключен к входампервого элемента задержки и второгокоммутатора, одни входы которого соединены с выходами второго реверсивногосчетчика, к входам которого подключены 20выходы первого и второго элемента И,нри этом второй выход первого коммутатора соединен с вторым входом второготриггера, первый и второй выходы фазово.го дискриминатора подключены к соответствуюшим входам третьего реверсивного счетчика, а соответствующие выходывторого счетчика соединены с другимивходами второго коммутатора.На чертеже изображена структурная З 0электрическая схема предлагаемого . устройства,ГУсредняюшее устройство с блокировкой содержит триггеры 1 и 2, элементы И 3 и 4, элементы 5 и 6 задерж 35счетчики 7 и 8, коммутаторы 9 и 10,раверсивные счетчики 11-13, фазовыйдискриминатор 14.Устройство работает следующим образом.40На вход устройства поступает последовательность формируемых тактовыхимпульсов, следующих с частотой, близкой к скорости телеграфирования принимаемых элементов сообщения, а на другойвход - фронты принимаемых элементовсообщения. Выходные сигналы предлагаемого устройства предназначены длякоррекции частоты и фазы формируемыхустройством тактовой синхронизации тактовых импульсов.Фазовый дискриминатор 14 анализирует взаимное месторасположение тактовых импульсов и фронтов принимаемых. элементов сообщения и формирует корректирующие импульсы добавления (форми 55руются по одному на каждый фронтэлемента сообщения на первом выходефазового дискриминатора, если фаза так5 978пульсов добавления и вычитания, сформи-рованных на выхоаах фазового дискриминатора 14 за определенный промежуток времени.Этот промежуток времени должен бытьдостаточно велик (для суждения в условиях помех о режиме работы устройстваанализу следует подвергнуть как минимумв несколько раз большее число корректирующих импульсов, чем это позволяет;емкость реверсивного счетчика 1 1,10Анализ режима работы устройстваосуществляется в реверсивном счетчике12 за промежуток времени, определяемый периодом следования сигналов навтором выходе счетчика 7. При этом 15каждый импульс, формируемый на второмвыходе счетчика 7, осуществляет перезапись показаний ( кода числа, имеющегсся в данный момент времени) реверсив-ного счетчика 12 в коммутатор 9, а 20спустя время задержки в элементе задержки 6 переводит реверсивный счетчик 12 в нулевое состояние, т.е. подгбтавливает его к новому процессу анализа режима работы устройства. Чем 25ближе показания реверсивного счетчика12 к нулю, тем более верЬятно, что формируемые. на выходах фазового дискриминатора 14 корректирующие импульсыобусловлены помехами в канале связи. 50Поэтому коммутатор 9 в этом случаеустанавливает малый коэффициент усреднения импульсов сброса блокировочныхтриггеров, т,е, коммутирует вторые входы:триггеров 1 и 2 с выходами одних из первых разрядов добавления и вычитания(или даже входов первых разрядов) реверсивного счетчика 11. Чем больше отличаются показания реверсивного счетчика 12 от нуля, тем вероятнее, что40корректирующие импульсы преобладанщего знака (например, добавления) являются истинными и тем выше устанавливаемый коммутатором 9 коэффициентчастичного усреднения корректирующихимпульсов противоположного знака, т.е.импульсов сброса блокировочных триггеров (в данном случае импульсов вычитания),Для повышения динамической точнос,ти измерения реверсивным счетчиком12 соотношения корректирующих импуль;сов разных знаков во времени, вследствие чего возрастает точность ипомехоустойчивость усреднения выходныхимпульсов устройства, промежутки времени, в течение которых распределяютсярежимы работы устройства, сделаны зависимыми от частоты воздействия фрон 380 6тов принимаемыхэлементов сообщенияна фазовый дискриминатор 14 (опедует иметь в виду, что на каждый фронт принимаемого элемента сообщения фазовым дискриминатором 14 может быть сформировано не более одного коррек.тирующего импульса). Эта зависимость частоты воздействия на время анализа режима работы устройства реализуется посредством счетчика 7, на тактовый вход которого поступают фронты принимаемых элементов сообщения, вследствие чего советчик 7 заряжается, а на его втором выходе (выходе промежуточного разряда) периодически формируются импульсы, управляющие сбросом реверсивного счетчика 12 и вводом его показаний в коммутатор 9, Частота следования этих импульсов определяется частотой следования фронтов принимаемых элементов сообщения.Реверсивный счетчик 13 обеспечивает вторую ступень усреднения корректирующих импульсов, при этом частота .следования выходных корректирующих импульсов оказывается независимой от структуры принимаемых элементов сообщения, что повышает точность и помехоустойчивость усреднения, а также создает более благоприятные условия для высокоточной коррекции частоты и фазыформируемых устройством тактовой синхронизации (в состав которого входит предлагаемое устройство) тактовых им.пульсов, Это достигается следующим образом. Частота следования тактовых импульсов на входе счетчика 8 и его емкость определяют период времени,в течение которого производится анализ структуры принимаемых. элементов сорбшения. Известно, что подстройка частоты и фазы тактовых импульсов производит ся только по моментам перехода принимаемых элементов сообщения из одного состояния в другое (из единичного в ну-ф .левое и обратно), Кроме того, известно, что разные типы сообщений имеют различную структуру, т.е. характеризуются разной средней частотой чередования в сообщении единичных и нулевых элементов и их групп. При этом средняя статистическая структура сообщения сохраняется в течение достаточно больших промежутков времени (от долей кодограм мы до сотен и тысяч кодограмм). Учет этого. влияния осуществляется посредством коммутатора 10 и счетчика 7.Показания счетчика 7 в момент формирования импульса на выходе счетчика 8, 7 9783 характеризующие статическук структуру принимаемых элементов сообщения, переписьиаются в коммутатор 10, вследствие чего. первый и второй выходы ком. - мутатора 10 подключены соответственно 5 к выхоцам опрецеленных разрядов цобав- . ления и вычитания реверсивного счетчика 13, т.е. устанавливается вполне определенный коэффициент усреднения корректирующих импульсов, сформированных на 1 О выходах элементов Л 3 и 4. Чем выше показания счетчика 7, тем больший коэффициент усредьгния выходных корректирующих импульсов устанавливается коммутатором 10, вследствие чего обеспе чивается практически полная независимость частоты следования выходных импульсов устройства от структуры принимаемых сообщений, Сброс счетчика 7 в нулевое состояние производится сигна лом с выхода элемента 5 задержки, т,е. вслед за вводом показаний счетчика 7 в коммутатор 10.Предлагаемое устройств о обеспечивает в сравнении с прототипом повыше-. 25 ние точности. и помехоустойчивости усрецнения,Формула изобретения 30Усредняющее устройство с блбкировкой, содержащее фазовый дискриминатор, первый выход которого подключен к первому входу первого реверсивного счетчика и к первому входу первого элемента И, второй вход которого соединен с выходом первого триггера, к входам которого подключены первые выходы первого коммутатора и первого реверсивно- р го счетчика, второй выход которого соединен с первым входом второго триггера, .выход которзто подключен к первому 80 8входу второго элемента И, второй входкоторого соединен с вторым выходомфазового дискриминатора и с вторымвходом первого реверсивного счетчика,соответствующие.выхды которого подключены к одним входам первого коммутатора, а также второй коммутатор,первый счетчик и последовательно соединенные первый элемент задержки и второй счетчик, о т л и ч а ю ш е е с ятем, что, с целью повышения точностипри воздействии помех, введены второйреверсивный счетчик и последовательносоединенные второй элемент зацержкии третий реверсивный счетчик, выходыкоторого подключены к другим входампервого коммутатора, соответствующийвход которого соединен с входом второго элемента задержки и с выходом второго счетчика, второй вход которого соединен с первым входом фазового дискриминатора, второй вход которого соединен с входом. первого счетчика, выходкоторого подключен к входам первогоэлемента задержки и второго коммутато 1,ра, одни входы которого соединены свыходами второго реверсивного счетчика,к входам которого подключены выходыпервого и второго элементов И, приэтом второй выход первого коммутаторасоедянен с вторым входомвторого триггера, первый и второй выходы фазовогодискриминатора подключены к соответствующим входам третьего реверсивногосчетчика, а соответствующие выходывторого счетчика соединены с другимивходами второго коммутатора. Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельотво СССР М 896785, кл. Н 04 Ь 17/00, 1980