Устройство для контроля неисправностей аппаратуры

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛ АППАРАТУРЫустроиства являютсяэталонного блока ни, связанные с рех входных комбинаго и эталонного . вышение быстродейИзобретение относится к вь тех. нике и предназначено для контр обмена ннформадией.Известно устройство для задания тестов, со; держащее счетчик импульсов, установочные входы которого связаны с блоком задания началь ного ода, счетный вход - с выходом формиро. вателя импульсов, связанным со входом гене. ратора импульсов. Сооветствующне разрядные выходы счетчика соединены ао входами дешиф. ратора, связанного с формирователем импуль. сов и входами блока элементов И, управляющие входы которого подключены к генератору импульсов, а выходы подключены ко входупреобразователя 111.Недостатком устройства является отсутствие устройств анализа отклика проверяемой аппа ратуры на заданное воздействие,Наиболее близким техническим решением к предлагаемому является устройство для диагностики неисправностей в логических схемах, содержащее тактовый генератор, счетчик , импульсов, выходы которого подключены к соответствующим входам проверяемой и эталонной схем, выходы которых связаны с блоком вычисления синдрома, подключенного к дешнфратору, на выходе которого стоят счетчики импульсов, подключенные к блоку иден. тификации неисправностей 23.Недостатками данногонеобходимость примененияи большие затраты времеализацией всех возможныций на входах проверяемоблоков.Цель изобретения - поствия устройства.Поставленная цель достигается тем, что в устройство для контроля неисправностей аппаратуры, содержащее тактовый генератор, первый дешифратор, четыре счетчика импульсов,. блок сравнения, элемент ИЛИ, связанный выходом с входом первого счетчика импульсов, введены второй дешифратор, два коммутатора, два формирователя импульсов, буферный регистр, два элемента И, формирователь контрольных разрядов и наборное поле, подключенное выхо. дами к входам формирователя контрольных раз966668 рядов, соединенного, выходами с первыми информационными входами блока сравнения и синФормационными входами буферного регист.ра, подключенного управляющим входом к первому выходу первого дешифратора, а выхода5ми - к информационным входам первого формирователя импульсов и первого коммутатора,связанного управляющим входом с вторымвыходом первого дешифратора. а выходами -, с информационными входами второго комму. 1 отатора и второго формирователя ймпульсовподключенного управляющим входом к тре.тьему выходу первого дешифратора, а выхо.дом - к первому входу элемента ИДИ, сое.диненного вторым входом с выходом перво-Мго формирователя импульсов, подключенного,управляющим входом к. четвертому выходу,первого дешифратора, связанного пятымвыходом с управляющим входом второгокоммутатора, подключенного выходами к вто 20. рым информационным входам блока сравнения, соединенного выходами с первыми входами первого элемента И, связанного выходом с входом второго счетчика импульсов, авторым входом - с выходом второго дещиф 2ратора, подключенного первыми входамй квыходам первого счетчика импульсов, а. вторым входом - к управляющему входу формирователя контрольных разрядов и к первомувыходу третьего счетчика импульсов, соединенного входом с первым выходом четверто.го счетчика импульсов и с норвым, входомпервого дешифратора, а вшрым выходом -с первым входом второго элемента, И, подключенного вторым входом к выходу генератора тактовых импульсова ВЫходом- кЗЗвходу четвертого счетчика импульсов, .сиязан.ного вторымн выходами с вторыми входавипервого дешифратора.Формирователь контрольных разрядовсостоит из блока инверторов и блока сумма40торОв, подключенного. Входами к ВхОдзм ивыходам формирователя контрольных разря.дов, а выходами - ,. к первым входам блокаинверторов, связанного вторым входом и вы.,ходами соответственно с управляющим входом и выходами формирователя контрольныхразрядов,На фиг. 1 приведена функциональная схемаустройства; на фиг. 2 - функциональная схема формирователя контрольных разрядов.: эОУстройство содержит четвертьгй счетчик 1.импульсов, второй счетчик 2 импульсов, так/товый генератор 3, контролируемое устройство 4, первый элемент И 5, блок б сравнения,первый и второй дешифраторы 7 и 8, третий ии первый счетчики 9 и 10 импульсов, второйэлемент И 11, формирователь 12 контрольных разрядов, наборное поле 13, элемент 4ИЛИ 14, буФерный регистр 15, первьщ коммутатор 16, первый формирователь,17 импульсов, второй коммутатор 18, второй формирова-.тель 19 импульсов,Формирователь контрольных разрядов со.держит блок 20 инверторов, блок 21 сумматоров.Устройство работает следующим образом.ИнФормация, набираемая на наборном по.ле 13, поступает на информационные входыформирователя 12 контрольных разрядов,.йнформационное слово делится на байты, длякакдого из которых формируется. свой конт;рольный разряд путем суммирования по моду-лю 2 всех разрядов дааного байта. Полученныетаким образом контрольные разряды поступаютна ввды блока 20 инверторов, который устроеп такйм образом, что контрольные разряды,поступают на его выходы неиивертированнымив случае, если:нв уаравлчющий вход Формиронателл 12 постуйает,внический нуль и инвертированными, если на управляющий вход фор.мирователя .12 аостуиаег логическая единицаВ результате на. выходни формирователя 12,контролях разрядов:фоумиууатсй информацнфонный.код, состоящий из.иифорМационного авова н контрольных разрядов, я.при наличии логической единицы иа управляющем входеформироватеия 12 контрольные разряды инвертируются, а при наличии логического нуля по.ступают на выходы формирователя неинвертировав.ными, В йсходном состЬянии счетчикицбнужны и второй (цнйфсиый) выход третиго счетчика 9 находится в единичном состоянии. Вследствие зтогб тактовые импульсы е выхода тактового хенеритоуа 3 ироходят черезвторой элемент И И иа вход четвертого счет.чика 1, В качестве четвертого счетчика исполь.зуется коаьцевой петырехразрядный счетчик, свыхода которого последовательность двоичныхкомбинаций: поступает на вход первогодешифратора 7,иа вйкоде которого формируетсяпрограьпча проверки, выдаваемая в виде ло.гичаских сигналов н управаяющие входы первого и второго коммутаторов 16 и 18, первого и второго формирователей 17 и 19 импульсов (по модулю. 2) и буФерного регистра.15контролируемого регистра устройства 4. Ин.формационные и контрольные разряды с выхода формирователя 12 контрольнйх разрядовпостулают на вход канзла выхода контролируемого устройства 4 и на первые информационные (эталонные) входы блока б сравнения,Проверка. контролируемого устройства 4 осуществляется за два цикла В течение каждогоцикла четвертый счетчик 1 осуществляетсдвиг логической единицы из младшего разря.да в старший. На протяжении первого цикла% 966668евыходпервого разрядатретьегосчетчика 9 находит ти контролирчемого устройства на ийдикася в нулевом состоянии и информационный код с тор. В конце. второго цикла проверки иа ,неинвертированными контрольными раэрялами вход третьего счетчика 9 приходит второй с выхода формирователя 12 проходит через импульс с первоговыхода (старшего разряда) выходной (выход второго коммутатора 18) и . Э первого счетчика 1 и второй (инверсный) вывходной (выход Регистра), каналы контролиру- ход второго разряда третьего счетчика 9 пеемого устройства 4 и поступает на вторыереходит в состояние логического нуля, При (контрольные) информавионные входы блока этом прекращается поступление тактовых 6 сравнения, на выходах которого, в. случае импульсов на вход четвертого счетчика 1 и совпадения контрольных и соответствующих 3 О проверка завершается.эталонных разрядов, формируются логические 33 редлагаемое устройство по сравнению.с единицы. При прохождении информационного известным позволяет за счет последовательно- :кода с неинвертированными контрольнымиго включения входного и выходного каналов разрядами через выходной и входной каналы контролируемого устройства, дополнительного выходы исправных первого и второго форми. 1 з введения дешифрагора, счетчиков; схемы И,рователей 17 и 19 импульсов (по модулю 2), наборного поля, формирователя контрольных находятся в состоянии логического нуля разрядов реализовать двух 3 п 3 кловый програми поэтому первый счетчик Щ не изменяет мньщ контроль, значительно аокрацаю 3 ш 3 й вре"своего состояния. При этом на первые и вто-мя проверки.рой входы второго дешифратора.8 поступают 20логические нули, Второй дешифратор 8 орга.ниэован так, что формирует на выходе лощ-Фо р мул а из о б р е т е ни я ческую единицу вслучае, есин на два еговхода поступают логИЧЕЕКИЕ еДИИИцы, а Иа 1; Устройство для контроля неисправностей третий вход - логический пуль: ипи в случае, аз аппаратуры,3 содерж 3 ацее тактовь 3 й генератор, если иа все три входа постчпают логические первый дющфрвтор, четыре. счеж 3 ка импульсов, нули. При всех остальных входных комби 3 аапи .,633 ок.сравнения элеь 3 еит ЮЗИ, связанный вы-., ях второй депщфратор 3 4 врмирует на вь 3 хо ходом с входом первого. счетч 33 ка импульсов, де логический нуль. В случае исправности о т л и ч а ю щ е е с, и тем, что, с,целью; . КОНТРОЛИРУЕМОГО УОГРайетВа ащаРатУРЫ В: ЗП ПЪВЬППЕНИЯ бнетРОДВИСтиВИЯ УСтРОйСГВа, В НЕГО; конце пеРвого Цикла иа входы неРвого э 33 емаи введвны второй де 3 п 3 вЬРатоР, два.киоммУтато 13 а, та И 5 поступают лоп 3 ческая единица с. выхо. дв формирователя еаулыов, буферный ре.да второго дещифратора 8 и логические вд 3- . гист 13, два элемента и,.форм 31 ровате 33 ь контроль ничиь 3 е импульсы сравнения с блока 6 сравие- иь 3 х рвзря 3 йа.и набор 3 ИФ иоле, подключенное, ния и на юе вв 3 хОде фщ 1 мщфется первый логи зй вв 3 ходйьп 3 к входэь 3 формирОватвля ко 33 троль ческий иь 3 пульс совпадения. первый цикл за- иых резрщои, сощивеииого Выходами с пер-,.и и.ифрииаи тип т щ ит тт .:т тттитии.старпюму разряду четвертого сетчика 1, ие 3 ту- фериого ув 333 стра, ааЩаи 3 чеиного управляввцим пает на вход третьего счетчика 9, иа первомиходом к преому вь 3 ходу 33 врвого дешифратоитт: т - тттий т ница. Второй цикл проверки отличается От . первого форв 3 ировятепи иьц 3 у 33 ьс 33 в. и первого первого тем, что через контролируемое, усз- . коммутатора, 43 вяза 3 ии 3 гФ у 33 р 3 пщяищ 3 им входа 4 ройство 4 прохо 3 п 3 т информационный код с . с вторым вйхо 3 п 3 ьа 33 ервого да 33 иивратора, а иы.3 швертированяийй кОЗггрольпыми разрядами. й ходами - Ф 3 иф 313 ь 3 а 39 юннйа 3 юищам 3 ВОр При этом первьш и второй формирователи го коммутатора и второго форь 3 иуователя 17 и 19 импульсов формируют по одному импульсов, нодк 3 поче 33 ного. управияю 3 ц 33 М вхо импульсу ошибки, которые через элемент ИЛИ . дОМ к третЬеьф вмхОПу Парвото Деаифратора 14 поступают на вход первого счетчика 10. а выходом"- к первому.вхОДу элемента.ИЛИ, На первые входы первого дешифратора 8 ив;- соединенного вторым входюа 3 С ВЫХОДОМ ИЕр-,0. ступают логические единицы, а на третий вого формирователя импульсов, подк 33 юче 33 ного вход - логический вль, На выходе второго управляющям входом к четвертому вьтходч пер. дешифратора 8 формируется логическая еди. вого дешифратора, связанного пятым выходом шща и в случае неискажеиного прохождения . с управляющим входом второго коммутатора, информационного кода через контролируемое подключенного выходами к вторым ииформациустройство 4 на выходе первого элемента И фф овным входам блока сравнения, соепиненного 5 формируется второй импульс совпадения. выходами с первыми входами первого злеменВторой счетчик 2, в случае прихода двух им- та И, связанного выходом с входом второго. пульсов совпадения, выдает сигнал исправнос- .счетчика импульсов, а вторым входом - с вы966668 8ходом второго дешифратора, подключенного разрядов состоит из блока инверторов ипервыми входами к выходам первого счетчика блока сумматоров, подключенного входами кимпульсов, а вторым входом - к управляю- входам и выходам формирователя контрольныхщему вхолу Формирователя контрольных раз-, разрядов, а выходами - к первым входамрядов и к первому выходу третьего счетчика а блока инверторов, связанного вторым входомимпульсов, соединенного. входом с первым вы. и выходами соответственно с улравляюш 3 щходом четвертого счетчика импульсов и с Пер. входом и выходами формирователя контроль.вым входом первого дещиФратора, а вторым ных разрядов,выходек - с первым входом второго элементаИ, подключенного вторым входом к выходу 10 Источники информации,геиврэгоуа тактоимх импульсов, а выходом - принятые во внимание при экспертизек входу.четвергеге счегппса импульсов, свя.заиного вторыми выходами с вторыми входами : 1. Авторское свидетельство СССР Яф 611183,первого дешифратора, .кл. 6 05 В 23/02, 1978.2. устройство по п. 1, о т л и ч а ю щ е - т 2. Авторское свидетельство СССР У 406197,е с я тем, что, формирователь контрольных кл. 6 06 Р 11/00, 1972 (прототип).966668 аж 914о комитета СССРи открытийушская наб.; д. 4/5 Заказ 7843/65 . Тир ВНИИПИ Государственног по делам изобретении 113035, Москва, Ж, Раодписн Филиал ППП "Патент", г. Ужгород, ул, Проектная Составитель Н. Горбуноватор Н. Киштулинец Техред Е.Харитончик Корректор С. Шекма