Устройство компенсации временных искажений

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик оо 965018(23) Приоритет 1 з 11 М. Кп. З Н 04 Н 5/95 Государственный комитет СССР по делам изобретений н открытийДата опубликования описания 07. 10. 82 3ф:дсон з,Гс " у1 сЛл: с, 1 Л. н%(54) УСТРОЙСТВО КОМПЕНСАЦИИ ВРЕМЕННЫ ИСКАЖЕНИЙИзобретение относится к техникезаписи и воспроизведения телевизионных сигналов на магнитную лентуи может использоваться в многоголовочном видеомагнитофоне.Известно устройство компенсациивременных искажений, содержащее последовательно соединенные синхроселектор, блок коммутируемых линий задержки и управляемую линию задержки,последовательно соединенные дискриминатор и формирователь импульсовкоммутации, причем выход синхроселектора подключен к, входу дискриминатора, вход синхроселектора являетсявходом видеосигнала, выходы формирователя импульсов коммутации подключены к соответствующим входам блокакоммутируемых линий задержки, а выход управляемой линии задержки является выходом видеосигнала 11 1.Недостатком данного устройстваявляется малый диапазон компенсациивременной ошибки,Наиболее близким:по техническомурешению к предлагаемому изобретениюявляется устройство компенсации временных искажений, содержащее последовательно соединеннйе первый синхроселектор, блок Формирования импульсов врезки, усилитель-смеситель,блок. коммутируемых линий задержки иуправляемую линию задержки, последо вательно соединенные пер"й дискри инатор и Формирователь импульсов коммутации, второй дискриминатор, причем вход первого синхроселектора является входом видеосигнала", выходпервого синхроселектора подключен кпервому входу первого дискриминатора, выходы формирователя импульсовкоммутации подключены к соответствующим входам блока коммутируемыхлиний задержки, а выход управляемой линии задержки является выходом видеосигнала 121.Однако при применении двигателяблока головок видеомагнитофона нашариковых подшипниках, известноеустройство компенсации временныхискажений не обеспечивает достаточной компенсации временной ошибки,особенно к концу активной части строки.25 Цель изобретения - повышение точности .компенсации временной ошибки.Поставленная цель достигается тем,о в устройство компенсации временх искажений, содержащее последовально соединенные первый синхроселектор, блок Формирования импульсов врезки, усилитель-смеситель, блок коммутируемых линий задержки и управляемую линию задержки, последовательно соединенные первый дискриминатор и Формирователь импульсов коммутации, второй дискриминатор, причем вход первого" синхроселектора является входом видеосигнала, выход первого синхроселектора подключен к первому входу первого дискриминатора, выходы формирователя импульсов коммутации подключены к соответствующим входам блока коммутируемых линий задержки, а выход управляемой линии задержки является выходом видеосигнала, введены блок подавления шумов, блок задержки опорных импульсов, последовательно сое- диненные дискриминатор дифференциальной ошибки и сумматор, последова тельно соединенные блок дифференцирования и элемент И, при этом вход блока подавления шумов соединен с входом первого синхроселектора, стробирующий вход блока подавления шумов 25 подключен к выходу первого синхроселектора, а выход блока подавления шумов подключен к второму входу усилителя смесителя, вход блока задержки опорных импульсов является входом 3 О опорных импульсов и соединен с первым входом дискриминатора дифференциальной ошибки и с вторым входом первого дискриминатора, а выход блока задержки опорных импульсов подключен к первому входу второго дискриминатора, к второму входу элемента И, и к второму входу формирователя импульсов коммутации, выход элемента И подключен к второму входу 4 О второго дискриминатора, выход которого подключен ко второму входу сумматора, выход сумматора подключен к второму входу управляемой линии задержкипервый вход которой соединенс входом блока дифференцирова ния, а выход управляемой линии задержки подключен к второму входу дискриминатора дифференциальной ошибки.При этом дискриминатор дифференциальной ошибки содержит последовательйо соединенные второй синхроселектор, блок етробирования, фазовый дисфиминатор, генератор тока заряда, усилитель-корректор, первый фильтр низкой частоты, генератор тока, второй Фильтр низкой частоты и регулирующий усилитель, последовательно. соединенные третий фильтр низкой частоты, блок регулируемой задержки, 60 первый генератор тока разряда и первый элемент памяти, второй элемент памяти и второй генератор тока разряда, при этом второй вход блока стробирования соединен с вторым вхо дом блока регулируемой задержки и является первым входом дискриминатора дифференциальной ошибки, вход второго синхроселектора является вторым входом дискриминатора дифференциальной ошибки, выход генератора тока подключен к входу первого элемента памяти и является выходом дискриминатора дифференциальной ошибки, выход регулирующего усилителя подключен к регулирующему входу генератора тока, выход блока регулируемой задержки подключен к второму входу фазово- го дискриминатора, второй выход.которого подключен к входу второго генератора тока разряда, выход второго генератора тока разряда соединен с выходом генератора тока заряда и подключен к входу второго элемента памяти, а выход усилителя- корректора подключен к входу третьего фильтра низкой частоты.На чертеже приведена структурнаяэлектрическая схема предложенногоустройства.Устройство компенсации временныхискажений содержит первый синхроселектор 1, блок 2 подавления шумов,усилитель-смеситель 3, блок 4 формирования импульсов врезки, первыйдискриминатор 5, формирователь 6 импульсов коммутации, блок 7 коммутируемых линий задержки, управляемуюлинию 8.задержки, блок 9 дифференцирования, элемент И 10, блок 11 задержки опорных импульсов, второй дискриминатор 12, сумматор 13, дискриминатор 14 дифференциальной ошибки, который включает в себя второй синхроселектор 15, блок 16 стробирования,фазовый дискриминатор 17, блок 18регулируемой задержки, генератор 19тока заряда, усилитель-корректор 20,первый фильтр 21 низкой частоты, генератор 22 тока, первый и второйэлементы памяти 23 и 24, первый ивторой генераторы 25 и 26 тока разряда, второй и третий фильтры 27 и28 низкой частоты и регулирующий усилитель 29.Устройство работает следующим образом.На вход первого синхроселектора 1 подается видеосигнал с помехами воспроизведения. Первый синхроселекторвыделяет строчные синхроимпульсы снекоторой задержкой. Передним фронтом строчного синхроимпульса запускается блок 2 подавления шумов, который подавляет шум, а также переходные процессы коммутаций на вершине строчного синхроимпульса. Подавление шума заканчивается перед задним фронтом строчного синхроимпульса за 1-2 мкс.Обработанный таким образом видеосигнал поступает на второй вход усилителя-смесителя 3. На первый входусилителя-смесителя поступают короткие импульсы, сформированные из передних Фронтон строчных синхроим.пульсов, Эадержка и формированиеимпульсов по длительности и крутизнефронтов производится н блоке 4 формирования импульсов врезки. Нормирование импульса врезки по крутизнеобеспечивает прохождение этого импульса через набор дискретных линийзадержки беэ каких-либо искажений.В усилителе-смесителе 3 происходитсуммирование двух сигналов. Такимобразом, положение переднего фронтастрочного синхроимпульса с соответствующим сдвигом во времени оказы,вается задублированным на вершинестрочного синхроимпульса в виде короткого импульса врезки, причем наместе, очищенном от шума и видеосигнале. Для того, чтобы сработала первая ступень коррекции, включающаянабор дискретных линий задержки,строчный синхроимпульс с выхода синхроселектора 1 подается на первый .25вход первого дискриминатора 5, навторой вход которого подаются опорные импульсы. Выходным сигналомпервого дискриминатора 5 являетсянапряжение ошибки, пропорциональное 30величине временного рассогласованиямежду опорными импульсами и передними фронтами строчных синхроимпульсов. Это напряжение в формирователе6 импульсов коммутации преобразуется в код, в соответствии с которымкоммутируются линии задержки в блоке 7 коммутируемых линий задержки. Переключение линий задержки про изводится в момент времени между передним фронтом строчного синхроимпульса и передним фронтом импульса врезки, что обеспечивается подачей на второй вход Формирователя 6 импульсов коммутации опорных импульсов, задержанных н блоке 11 задержки опорных импульсов. Видеосигнал с временной ошибкой, равной величине дискретности набора линии задержки, с выхода блока 7 поступает на вход управляемой линии 8 задержки и на вход блока 9 дифференцирования, который работает по известному принципу оптимальной обработки импульсного сигнала, позволяющему повысить точность выделения Фронта сигнала при наличии помех. Помехи возникают в блоке коммутируемых линий задержки. Кроме того, в результате коммутации имеется переходный процесс, спадающий Й фо концу задней площадкй строчного гасящего импульса по экспоненциальному закону. Дополнительные ошибки, возникают иэ-эа наличия на вершине1 строчного синхроимпульса остатков от И шума и помехи переключения видеоголовокВыделенный блоком дифференцирования импульс врезки, подается на первый вход элемента И 10, а на второй его вход подается опорный импульс с блока 11 задержки опорных импульсон. Сигнал с выхода элемента И 10 поступает на второй вход второго дискриминатора 12. Положение фронта импульса врезки, выцеленного на выходе элемента И 10 соответствует неличине временной остаточной ошибки видеосигнала, пропущенного через дискретные линии задержки, т.е. через первую ступень коррекции. Поэтому выходное напряжение второго дискриминатора 12 соответствует остаточной временной ошибке в видеосигнале, прошедшем первую ступень коррекции. Это напряжение подается на второй вход сумматора 13. С его выхода напряжением ошибки производится регулирование управляемой линии 8 задержкиНапряжение с выхода второго дискриминатора 12 является постояннымв течение активной части строки, а точнее от импульса врезки до импульса врезки. Таким образом, временные ошибки устра. няются практически полностью н районе заднего фронта .строчного гасящего импульса, а к концу актинной части строки происходит накопление временной ошибки, вызванное качанием двигателя блока головок. Это накопление дифференциальной ошибки имеет максимальную величину в момент передачи переднего фронта строчного синхроимпульса. Следовательно, положение переднего Фронта строчного синхроимпульса может служить датчиком величины дифференциальной ошибки, поскольку как коммутация дискретных линий задержки, так и смена напряжения регулировки, поступающего на управляемую линию 8 задержки происходит после того как передний фронт строчного синхроимпульса выйдет иэ управляемой линии 8 задержки. Для определения величины дифференциальной ошибки и выработки соответствующего напряжения регулировки, поступающего на управляемую линию задержки, видеосигнал подается на вход дискриминатора 14 дифференциальной ошибки. В синхроселекторе 15 происходит выделение переднего фронта строчного синхроимпульса, который подается на блок 16 стробиронания. Выходные импульсы стробиронания поступают на первый вход фазового дискриминатора 17, на второй вход которого подаются импульсы с ныхода блока 18 регулируемой задержки. Передний рронт этих импульсов расположен чосередине импульса, следующего с выхода блока 16 стробирования. Вывторого дискриминатора 12, и суммарное напряжение ошибки, соответствующее изменению временной ошибкив пределах активной части строкипоступает на регулирующий вход управляемой линии 8 задержки. Таким образом, внутристрочный корректор представляет из себя систему авторегулирования первого порядка. Параметр регулирования - отклонение положения переднего фронта строчного синхроимпульса от номинального положения, Наличие обратной связи уменьшает собственные нестабильности дискриминатора дифференциальной ошибки, улучшает как частотнУю, так и фазовую характеристики в полосе отстраиваемых внутристрочным корректором частот, атакже стабилизируется коэффициентпередачи внутристрочного корректора,Фазовая характеристика в данном случае особо важна, так как определение дифференциальной ошибки производится в конце активной части строки, а в пределах самой строки пронапряжения, ошибки.За счет этого временные ошибки компенсируются не только в начальной части строки, но и во всей активной части строки, что выгодно отличает данное устройство от прототипа. Формула изобретения 1. Устройство компенсации временных искажений, содержащее последовательно.соединенные первый синхроселектор, блок формирования импульсов врезки, усилитель-смеситель,блок коммутируемых линий задержкии управляемую линию задержки, последовательно соединенные первый дискри- еминатор и формирователь импульсовкоммутации, второй дискриминатор,причем вход первого синхроселектораявляется входом видеосигнала, выход первого синхроселектора подклю. -чен к первому входу первогодискриминатора, выходы формирователя импульфсов коммутации подключены к соответствующим входам блока коммутируемыхлиний задержки, а выход управляемойлинии задержки является выходомвидеосигнала, о т л и ч а ю щ е е с ятем, что, с целью повышения точности компенсации временной ошибки,введены блок подавления шумов, блокзадержки опорных импульсов, последовательно соединенные дискриминатордифференциальной ошибки и сумматор,последовательно соединенные блок дифференцирования и элемент И, при этомвход блока подавления шумов соединен.ходными импульсами Фазового дискРиминатора 17 являются пара импульсов, суммарная длительность которых равна длительности импульса свыхода блока 16 стробирования. Вслучае отсутствия дифференциальнойошибки эти импульсы между собой равны. При наличии дифференциальнойошибки длительность этих имйульсовдруг относительно друга перераспределяется согласно изменениям в поло.женин переднего фронта строчных синхроимпульсов, оставаясь в сумме постоянной величиной. Эта пара импульсов поступает на второй генератор 26тока разряда и генератор 19 тока заряда. На время действия каждого изэтих импульсов включается соответствующий генератор тока, разряжаяили заряжая загрузочный конденсаторвторого элемента 24 памяти. 20Далее напряжение со второго элемента памяти поступает на усилителькорректор 20, в котором происходитусиление сигнала ошибки и коррекцияего по фазе в области верхних частот отстаиваемого внутристрочной кор- изводится экстраполяция значения рекцией частотного диапазона. С выхода УЮилителя-корректора 20 напряжениеошибки через третий фильтр 28 низкой частоты поступает на блок 18 30регулируемой задержки.Напряжением дифференциальной ошибки с выхода второго элемента памятичерез, первый фильтр 21 низкой часто"ты производится управление генератором 22 тока. Этот генератор тока,работая в линейном режиме, обеспечиваетна выходе ток, пропорциональный величине напряжения дифференциальнойошибки. Кроме того, при смене полярности сигнала дифференциальнойошибки, меняется знак генерируемоготска. Генератор 22 тока нагруженна первый элемент 23 памяти. РазРяд конденсатора пеРвого элемента.памяти осуществляет первый генератор 25 тока разряда, запуск которо. -го производится импульсами с выхо- .да блока 18 регулируемой задержки.ФСобственные нестабильности генератора 22 тока отрабатываются петлей обратной связи, в которую входитвторой фильтр 27 низкой частоты ирегулирующий усилитель 29. Регулировка осуществляется таким образом,чтобы нулевому значению напряжениядифференциальной ошибки на входегенератора 22 тока соответствовалонулевое значение напряжения на первом элементе 23 памяти. Пилообразное. 60напряжение, соответствующее изменению дифференциальной ошибки внутриактивной части строки, поступаетна сумматор 13, где суммируется снапряжением, поступающим с выхода5,Подписное ВНИИПИТираж 688 с входом первого синхроселектора, стробирующий вход блока подавления шумов подключен к выходу первого синхроселектора, а. выход блока подавления шумов подключен к второму входу усилителя-смесителя, вход блока задержки опорных импульсов является входом опорных импульсв и соединен с первым входом дискриминатора дифференциальной ошибки и с вторым входом первого дискриминатора, а выход блока задержки опорных импульсов подключен к первому .входу второго дискриминатора, к второму входу элемента И, и к второму вхо. ду формирователя импульсов коммутации, выход элемента И подключен к второму входу второго дискриминатора, выход которого подключен ко втот рому входу сумматора, выход суммато-. ра подключен ко второму входу управляемой линии задержки, первый вход которой соединен с входом блока дифференцирования, а выход управляемой линии задержки подключен ко второму входу дискриминаторадифференциальной ошибки.2Устройство по п.1, о т л и ч а ю щ е е с я тем, что дискриминатор двфференциальной ошибки содержит последовательно соединенные второй синхроселектор, блок стробирования, фазовый дискриминатор, генератор тока заряда, усилитель-корректор, первый фильтр низкой частоты, генератор тока, второй фильтр низкой частоты и регулирующий усилитель,последовательно соединенные третийфильтр низкой частоты, блок регулируемой задержки, первый генератортока разряда и первый элемент памя 5ти, второй элемент памяти и. второйгенератор тока разряда, при этомвторой вход .блока стробирования соединен с вторым входом блока регулируемой задержки и является первымОвходом дискриминатора дифференциальной ошибки, вход второго синхросе-лектора является вторым входом дискриминатора дифференциальной ошибки,выход генератора тока подключен квходу первого элемента памяти и яв 15 ляется выходом дискриминатора дифференциальной ошибки, выход регулирующего усилителя подключен к регулирующему входу генератора тока, выходблока регулируемой задержки подклю 20 чен ко второму входу фазового дискриминатора, второй выход которогоподключен к входу второго генерато-,ра тока разряда, выход второго генератора тока разряда соединен с выхо 25 дом генеРатоРа тока заряда и подключен к входу второго элемента памятиУа выход усилителя-корректора подключен к входу третьего фильтра низкойчастоты.30 И-точники информациипринятые во внимание при экспертиэе1. Гончаров Л.В.и др. Техника магнитной видеозаписи, М., Энергияф,1978 с. 214,З 5 2. Патент Великобритании 9 1120348,кл. Н 04 И 5/76, 1972 (прототип). Филиал ППП "Патент",г. Ужгород, ул, Проектна