Интегратор

пенко, С, Д, Павликов Герасин Авторыобретения ктронной техники ковский инстит Заявител(54) ИНТЕГРАТО силители), усилителя с атной связью Чируюших усиющего устройошибок. не- апряжение Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматики и измерительной техники, в частности коррелометрах, автокоррелометрах, анализаторах.Известны компенсационные интегриру 5 юшие цепи (интегрирующие усостояшие из операционногоемкостной отрицательной обри токозадаюшего резистораПри использовании интегрлителей в качестве усредняства для обеспечения малыхобходимо, чтобы выходное нинтегратора на конечном интервале интегрирования лежало в определенном динамическом диапазоне, близком к верхней границе работы следующего заним уст ройства - аналогового делителя или аналого-цифрового преобразователя (АЦП) с 20 регулируемым опорным напряжением.Таким образом, для обеспечения высоой точности измерения необходимо заранее знать среднее значение измеряемогосигнала и выбрать соответствующую постоянную времени. В устройствах, преднаэначенных для исследования случайныхстационарных процессов, в частности, приизмерении корреляаонных функций, распределения вероятносгея, средней мсщности, дисперсии и спектральной плотностимошности сцучайных величин среднее значение измеряемого сигнала заранее неизвестно даже ориентировочно и можег меняться в десятки раз. Постоянная временивыбирается такой, чтобы максимальноезначение выходного сигнала не превышало динамического диапазона последующегоустройства, т.е. она оптимальна при измерении максимальных значений и на. несколько порядков больше, чем необходимопри измерении минимальных сигналов. Поэтому при измерении вышеуказанных параметрах с малыми средними значениямиточность измерения катастрофически падает.3 9551Точность усреднения может быть повышена при использовании в АЦП усилителя с программным коэффициентом усиления 2,Однако это усложняет устройство и. повышает его стоимость.Наиболее близким к предлагаемомуявляется интегратор, содержащий токозадающую цепь; выходом сьязанную с входом усилителя, ь цепи отрицательной обратной связи, которого ьключены последовательно соединенные делитель напряжения и конпенсатор,гДостоинством данного интегратора яв- Иляется простота, а также возможностьподстройки при помощи делителя постоян-.ной интегрировапия, вызьанной, разбросомемкости конденсатора. При этом необходимо отметить, что абсолютная величина 20переменного резистора, используемого ькачестве делителя, не влияет на точностьинтегратора, которая зависит только ототношения плеч переменного резистора,т.е. от коэффициента передачи делителя 31,23Недостатком интегратора является низкая точность при измерении случайныхпроцессов, так как заранее неьозможнознать среднее значение измеряемого сигнала и установить необходимую величину З 0постоянной времени интегрирования,Цель изобретения - повышение точности интегрирования,Постаьленная цель достигается тем,что в интегратор, содержащий токозадаю Зфщую цепь, подключенную к вхоцу операционного усилителя, выход которого является выходом интегратора, и интегрирующийконденсатородна обкладка. которого подключена к входу операционного усилителя,40введены блок с переменным коэффициентомпередачи и блок управления, вход которогоп.одключен к выходу операционного усилителя, а выход соединен с упраьляющим входом блока с переменным коэффициентом 4 фпередачи, включенным между другой обкладкой интегрирующего конденсатора ивыхопом операционного усилителя, приэтом блок управления содержит схемусравнения, один из входов которой являет- ф 0ся первым входом блока управления, другие входы соединены с выходами источника опорных напряжений, а ьыход подключенк информационному вхопу сдвигоього регистра тактирующий вход которого соепинен с генератором тактовых импульсов,установочный вход спьигоього,регистра ивход разрешения являются соответственно 06 4 установочным входом и входом разрешения блока управления.На фйг. 1 приведена Функциональная схема интегратора;на фиг. 2 - ьременная диаграмма работы интегратора.Интегратор содержит токозадающую цепь 1, операциснный усилитель 2, блок 3 с переменным коэффициентом передачи 3, интегрирующий конденсатор 4, блок 5 управления.Выход операционного усилителя 2 свя-, зан с сигнальным входом блока 3 с переменным коэффициентом передачи (например, аттенюатором) и с сигнальным ьхо дом блока 5 управления, выходы которого подключены к управляющим входам блока 3 С Переменным коэффициентом передачи, выход которого через интегрирующий конденсатор 4 соединен с входом операционного усилителя 2 и выходом токозадающей цепи 1.,Блок 5 управления содержит схему 6 сравнения, источник 7 опорных. напряжений, сдьиговый регистр 8, генератор 9 тактовых импульсов.Вход схемы 6 сраьнения связан с источником 7 опорных напряжений, а выходс входом сдвигового регистра 8, другой вход которого подключен к генератору 9 тактовых импульсов.Интегратор работает следующим образом.Одновременно с началом режима интегрирования (усреднения) (момент времени 1 о, фиг. 2), на управляющий вход блока 5 управления приходит импульс начальной установки, который блокирует сдвиг и устанавливает в нулевое состояние сдвиговый регистр 8, при этом иа единичномвходе его младшего разряда псстоянно присутствует единица. Информация о состоянии каждого разряда регистра 8 сего выходов поступает на управляющиевходы блока 3 с переменным коэффициентом передачи (аттенюатора), В результатечего коэффициент передачи блока 3 устанавливается максимальным и равен К,причем в режиме интегрирования (моментот 1 о до) коэффициент передачи блока 3 остается неизменным до прихода сигнала разрешения анализа на управляющий вход блока 5 управления. В момент времени 1 процесс интегрирования (усреднения) заканчивается и интегратор переходит в режим хранения. К этому моменту времени напряжение на конденсаторе 4 достигает величины 6, а напряжение на вь 1 хопе усилителя 2 - величины З д Ео /К,Начальное значение постоянной времени интег5 955 106 6ратора р ювыбирается таким, чтобы максима- тегрирования. В интересуюшем нас режим ю а яжение льная величина Е лежала в линейной об- ме фХранение дополнительное напряже ласти усилителя 2 и не превыцала его пи- ошибки, возникаюшее за счет падения нанамического диапазона. Далее напряжение пряжения тока заряпа конп е с выхода усилителя 2 поступает на си-,у "в,ходном сопротивлении блока 3, р авно О, гнальный вход блока 5 управления, т.е. на т.е. в этом режиме т р р - .оок за япа авен 0 вход схемы 6 сравнения, на второй вхор, . (входным током Оу пренебрегаем). В рекото ого подается напряжение бнс источ- жиме интегрирования эту куошиб можно ника 7 опорных напряжений, Схема 6 срав- свести к минимуму соответствующим вынения осушествляет сравнение по морулю 1 О бором аттенюатора (Влока 3) с малым напряжения Е с напряжением Е н,гр ф те выхорным сопротивлением.емы 6 сравнения описывается Таким образом благодаря вьполнению следуюшим выражением .блока 3 с переменным коэффициентом передачи и введению блока управления пэ 1, если Е, Е,явилась возможность изменять после интервала интегрирования постоянную времени,0 еслиЕ ) Е,ф о и грс которой происхопило интегрирование, топозволяет выбрать оптимальные постояшыесравнения. интегрирования при усреднении случайныхЕслилежит ниже нижней граицы 20 Параме ров вследствие чего точпость по 0.Ю, желаемого динамического диапазо гр вышается.на работы (в котором обеспечивается тре . Сто мость известных устройств с анпбуемая точость измерения), то сигнал логичными точностными характеристика- запРета на выходе схемы 6 сРавнениЯ от. м ца 200-300% выше. сутствует. 25Одновременно с началом режима хранения на другой управляюший вход блока Формула изобретения 5 управления приходит сигнал разрешенияанализа, в результате чего с частотой 1. Интегратор, содержащий токозапаслепования генератора 9 тактовых импу ю це, по,ключенную к вхоопер, льсов осуществляется последовательноеционного усилителя, выход которого является выходом интегратора и интегриру регистре 8 в направлении от младшего кстаршему и соответственно происходит сну-нпенчатое уменьшение коэффициента переда- теля о т л и ч а ю ш и й с я тем что,чи блока 3 и он принимает значения , с целью повышения точности интегриро 3 эК и т.д, При этом напряжение на выхования, в него введены блок с переменнымре усилителя 2 будет ступенчато возрас- коэффициентом передачи и блок управления, тать (фиг. 2).вход которого подключен к выхору операсли новое зна ение напряжеия ео на г усилтеля а выход соепино4 о циовыходе Усилителя 2 превыст ен гр то р в шим входом блока с переменнымна выходе схемы 6 сравнения появляется коэффициентом перерачи, включенным межсигнал запрета, который поступает на вход угой обкладкой интегрирующего ксйпвигового ре истра 8 и сдвиг епиницы в денсатора и выходом операционог нем и, соответственно, изменение коэффициента передачи блока 3 (аттенюатора) прекрашается. 2, Интегратор по и. 1, о т л и ч аПри изменении коэффициента передачи ю ш и й с я тем, что блок управления соблока 3 с К 1 до К или К напряжение держит схему сравнения, опии из входов на выходе блока 3 практически не измекоторой является первым входом блока упнится, так как оно определяется напряже равления, другие входы соединены с вынием, ро которого заряжен конденсатор 4, ходами источника опорных напряжений, аНапряжение на выхопе усилителя будет выход подключен к информационному вхорУравно спвигового регистра, тактируюший входо о де -е,(Ккоторого соединен с генератором тактовых(импульсов, установочный вход спвигового т.е. Увеличится в - раз, что эквивалентно уменьшению постоянной времени регистра и вход р зрУи вхо а ешения являются соК, ответственно установочным входом и вхоинтегратора в в- раз переп началам ин- ом разрешения блока управления.1Составитель С. Беланараненко Техред Тйаточха Корректор Г, Ога едактор ал ППП фПатентф, г. Ужгород, ул. Проекты аэ 6440/56 ВНИИПИ Г по де 113035, М