Устройство тактовой синхронизации регенератора радиоканала

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДИЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 17,1080 (21 2995263/18-09с присоединением заявки Мо(23) ПриоритетОпубликовано 2 30 63 2, Бюллетень М 9 23 013 М. Кл. з Н 04 Ь 7/08 Н 04 В 3/06 Государственный комитет СССР по делам изобретений и открытий53) УДК 621. 394, . 662 (088. 8) Дата опубликования описания 2306.82(72 Авторыизобретения А.Е. Красковский и Ю.А. Липовецкий Ленинградский ордена Ленина институт инженеровжелезнодорожного транспорта им. акад. В.Н. Образцова(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА РАДИОКАНАЛАИзобретение относится и радиотехнике и предназначено для использования в аппаратуре радиотелеграфной связи и передачи данных, в частности в регенераторах радиоканала.Известно устройство, содержащее блок формирования зонй временного доверительного интервала, блок селекции, блок определения вероятности попадания фронтов в зону и блок управления, которые служат для изменения скоростей фазирования и временной селекции фазовых Флуктуаций Фронтов входного сигнала 11.Недостатком этого устройства является ведение чрезвычайно медленного при Фазовом рассогласовании тактового сигнала УТС относительно входного на величину, достигающую (но не превышающую) половину зоны времен" ного доверительного интервала. Это значительно снижает достоверность передачи информации при использовании в решающем устройстве интегрального метода регистрации.Известно также устройство тактовой синхронизации регенератора радиоканала, содержащее последовательно соединенные опорный генератор и блок компенсации расхождениячастот,после- ЗО довательно соединенные асинхронныйинтегральный приемник, ключ, блокселекции и фазовый дискриминатор,последовательно соединенные выделитель фронтов и анализатор зашумленного сигнала, вход которого объединен с первым входом дополнительноговыделения фронтов, а также блок коммутации, выход которого подключенк второму входу блока селекции,апервый вход объединен с первым входом блока селекции, выходом блокауправления и вторым входом фазовогодискриминатора, при этом к первомувходу блока управления подключенпервый выход формирователя сигналасинхронизма и потери синхроннзма,второй выход которого подключен кпервому входу интегратора, причемвторой выход опорного генератораподключен к объединенным первым входам выделения Фронтов и асинхронногоинтегрального приемника, вторые входы которых объединены 2),Однако в известном устройствесохраняется длительная работа в несинфазном режиме после перерывовсвязи.Кроме того, недостатком известногоустройства является возможность30 1 ложной синхронизации при первоначальном установлении синфазной работы и после перерывов связи.11 ель изобретения - повышение помехоустойчивости.Указанная цель достигается тем, что в устройство тактовой синхронизации регенератора радиоканала,содержащее последовательно соединенные опорный генератор и блок компенсации расхождения частос, последо О ,вательно соединенные асинхронный интегральный приемник, ключ, блок селекции и Фазовый дискриминатор, последовательно соединенные вьщелитель фронтов и анализатор зашумлен ного сигнала, вход которого объединен с первым входом дополнительного выделителя фронтов, а также блок коммутации, выход которого подключен к второму входу блока селекции, а 20 первый вход объединен спервым входом блока селекции, выходом блока управления и вторым входом фазовогб дискриминатора, при этом к первому входу блока управления подключен пер вый выход формирователя сигнала синхронизации и потери синхронизьа, второй выход которого подключен к первому входу интегратора, причем второй выход опорного генератора подключен к объединенным первым входам выделителя фронтов и асинхронного интегрального приемника, вторые входы которых объединены, введены последовательно соединенные формирователь контрольных сигналов и эле - мент ИЛИ, а также дополнительный анализатор и блок предотвращения ложной синхронизации, первый вход которого подсоединен к выходу асинхронного интегрального приемника,вто рой вход объединен с первым входом формирователя контрольных сигналов, вторыми входами анализатора зашумленного сигнала и дополнительного выцелителя фронтов и первым выходом фа зового ди криминатора, второй, выход которого подсоединен,к третьему входу блока селекции, а третий выход через последовательно соединенные формирователь сигнала синхрониэма и потери синхронизма и элемент ИЛИ подсоединен к второму входу блока управления, при этом второй вход элемента ИЛИ объединен с вторым входом блока коммутации и подключен55 к выходу интегратора, второй вход которого подключен к объединенным первому входу дополнительного анализатора, третьему входу анализатора зашумленного сигнала и выходу дополнительного вьщелителя фронтов,пер 60 вый вход которого объединен с третьим входом блока коммутации, четвертый вход которого объединен с третьим входом интегратора и выходом дополнительного анализатора, второй вход которого объединен с вторым входом формирователя контрольных сигналов и выходом выделителя фронтов, причем пятый вход блока коммутации подключен к выходу формирователя контрольных сигналов, а шестой вход блока коммутации подключен к выходу блока предотвращения ложной синхронизации, кроме того, фЬторой выход ключа подсоединен к второму входу формирователя сигнала синхронизма и потери синхронизма.На чертеже представлена структурно-электрическая схема устройства.Устройство тактовой синхронизации содержит опорный генератор 1, блок 2 компенсации расхождения частот, фазовый дискриминатор 3, блок 4 селекции, блок 5 коммутации,асинхронный интегральный приемник б, анализатор 7 зашумленного сигнала, ключ 8, вьщелитель 9 фронтов, формирователь 10 сигнала синхронизма и потери синхронизма, блок 11 управления, блок 12 предотвращения ложного синхронизма, формирователь 13 контрольных сигналов, дополнительный выделитель 14 Фронтов, интегратор 15, дополнительный анализатор 16 и элемент ИЛИ 17.Предлагаемое устройство работает следующим образом.Подстройка частоты опорного генератора 1 при фазовом рассогласовании осуществляется косвенным способом, фазовым дискриминатором 3, путем добавления или вычитания импульсов в исходной импульсной последовательности, Блок 2 выполняет функцию компенсации расстройки частоты опорного генератора 1 относительно частоты входного сигнала, т.есводит к нулю статическую ошибку синхронизации.В выделителе 9 фронтов осуществляется дискретизация временного положения фронтов входного сигнала, для чего на один из входов выделителя 9 фронтов поступает сигнал с выхода опорного генератора 1. Выделенные фронты в синхронном режиме через блок 5 коммутации поступают на вход блока 4 селекции. В указанном режиме блок 4 селекции осуществляет селекцию фронтов входного сигнала по величине краевых искажений, т.е, на подстройку поступают лишь фронты, попа вшие в зону времен но го доверительного интервала (зону селекции), которая формируется в фазовом дискриминаторе 3 и поступает на другой вход блока 4 селекции.В режиме поиска синфаэного состояния фронты сигнала поступают на подстройку через асинхронный интегральный приемник б, блок 12, блок 5 коммутации, минуя зону селек-, ции в блоке 4 селекцииАсинхронныйинтегральный приемник б выполняетФункцию преобразования дроблений сигнала в краевые искажения, а на его выходе осуществляется дискретизация временного положения фронтов преобразованного сигнала, для чего на один из его выходов подается сигнал с выхода опорного генератора 1.В связи с преобразованием дроблений сигнала в краевые искажения возникает воэможность осуществления ложной синхронизации, когда оба фронта элементарной посылки входного сигнала оказываются в Одном тактовом интервале. Для исключения этой возможности в блоке 12 осуществляется заблаговременный переход к однополярной синхронизации. В блоке 5 коммутации осуществляется корректировка фазы смещенных в процессе преобразования в асинхронном интегральном приемнике 8 фронтов входногосигнала.В режиме поиска состояния синхронизма, для ускорения включения большого коэффициента интегрирования в фазовом дискриминаторе 3, все фронты с выхода асинхронного интегрального приемника б через ключ 8 поступают на формирователь 10. В синхронном режиме, для исключения формирования ложного сигнала потери синхронизма, фронты с выхода выделителя 9 фронтов проходят на вход формирова,теля 10 через анализатор 7 и ключ 8. Фронты на выходе анализатора 7 появляются лишь в случае отсутствия импульсов дробления в тактовом интервале, т.е. когда на выходе дополнительного выделителя 14 Фронтов сигнал отсутствует.Формирование сигнала синхронизма происходит после прохождения определенного выбранного числа фронтов на вход формирователя 10 при условии отсутствия за период анализа .сигнала потери синхронизма, При этом с помощью блока 11 управления осуществляется включение действия зоны в блоке 4 селекции, включение большого коэффициента интегрирования в фазовом дискриминаторе 3 и подключение анализатора 7. Признаком отсутствия состояния синхронизма является наличие преобладания Фронтов входного сигнала в одной половине временной зоны анализа, поступающей на вход формирователя 10 с выхода фазового дискриминатора 3. Сигнал потери синхронизма через элемент ИЛИ 17 поступает на вход блока 11 управления, с помощью которого производится отключение действия зоны в блоке 4 селекции, перевод фазового дискриминатора 3 на малый коэффициент интегрирования импульсов подстройки (быстрое фазирование), отключение анализатора 7, а на подстройку через блок 5 коммутации и блок 12 посту-пают фронты с выхода асинхронногоинтегрального приемника б.При действии на вход устройства всинхронном режиме сплошного шума на 5 выходе дополнительного выделителя14 фронтов за такт формируется сигнал, который поступает на интегра -тор 15. Сигнал с выхода интегратора15 с помощью блока 5 коммутации зап О рещает прохождение на подстройкуфронтов с выхода выделителя 9 фронтов и одновременно через элементИЛИ 17 поступает на вход блока 11управления, который включает малый 15 коэффициент интегрирования импульсовподстройки в фазовом дискриминаторе3, отключает действие зоны в блоке 4селекции, анализатор 7 и подготавливает прохождение на подстройкуФронтов с выхода 12 блока.Таким образом, сигнал потерисинхронизма формироваться не будет,поскольку при действии сплошного шума Фронты на выходе асинхронногоинтегрального приемника 6 будут отсутствовать. Это особенно важно вовремя перестройки рабочих частотпередатчиков и приемников радиолинии.При этом устройство будет подготовлено к проведению быстрого фазирования при поступлении на вход полезногосигнала.Разрешением прохождения Фронтовна подстройку является наличие сигнала на выходе анализатора 16,действие которого основано на подсчетеопределенного числа первых фронтовза такт, при условии, что дроблениясигнала (третьи фронты за такт) отсутствуют. Включение действия зоны 40 селекции, большого коэффициента интегрирования в фазовом дискриминаторе3 и подключение анализатора 7 приэтом производится с появлением сигнала синхронизма на выходе Формиро вателя 10.При поступлении на вход устройства сигнала отжатия или нажатия импульсы подстройки не вырабатываются(из-за отсутствия фронтов). В результате при наличии расстройки между опорными генераторами передачи иприема возможен дрейф тактовогосигнала, поскольку в блоке 2 компенсации расстройки не производится,Поэтому при,поступлении полезногосигнала устройство должно быть подготовлено для ведения быстрого фазирования. Включение аналого коэффициента интегрирования, отключениедействия зоны селекции и включение бО асинхронного интегрального приемникаб осуществляется с появлением сигнала на выходе формирователя 13,который через элемент ИЛИ 17 воздействует на блок 11 управления. Этим 65 же сигналом с помощью блока 5 комму 938420,25 Формула изобретения тации запрещается прохождение лож- ных фронтов на подстройку во время существования на входе сигналов отжатия илн нажатия,Действие формирователя 13 основано на подсчете определенного числа им пульсов тактовой частоты при условии отсутствия фронтов входного сигнала за период анализа.С появлением полезного сигнала на выходе дополйительного анализатора 1610 формируется импульс, под воздействием которого с помощью блока 5 коькутации фронты поступают на подстройку.Предлагаемое устройство обеспечивает оптимальный алгоритм определе ния синфазного состояния системы тактовой синхронизации и потери синхронизма в условиях аддитивных и мультипликативных помех, обеспечи" вает высокую цикловую устойчивость синхронизации в режиме поиска синхронизма при наличии в канале преобладания и интенсивных дробленйй сигнала. Устройство тактовой синхронизациь регенератора радиоканала, содержащее последовательно соединенные опорный генератор и блок омпенсации расхождения частот, последовательно соединенные асинхронный интегральный.приемник, ключ, блок селекции и фазовый дискриминатор, последовательно соединенные выделитель фронтов и анализатор зашумленного сигнала, вход которого объединен с первым входом дополнительного выделителя Фронтов, а также блок коммутации, выход кото рого подключен к второмувходу блока селекции, а первый вход объединен с первым входом блока селекции, выходом блока управления и вторым входом фазового дискриминатора, при 45 этом к первому входу блока управления подключен первый выход формирователя сигнала синхронизации и потери синхронизма, второй выход которого подключен к первому входу интегратора, причем второй выход опорного генератора подключен к объединенным первым входам выделителяфронтов и асинхронного интегрального приемника, вторые входы которыхобъединены, о т л и .ч а ю щ е е с ятем, что, с целью повышения помехоустойчивости, введены последовательно соединенные формирователь контрольных сигналов и элемент ИЛИ, атакже дополни;ельиый анализатор иблок предотвращения ложной синхронизации, первый вход которож подсоединен к выходу асинхронного интегрального приемника, второй входобъединен с первым входом формирователя контрольных сигналов, вторымивходами анализатора зашумленного сигнала и дополнительного выделителяфронтов и первым выходом фазовогодискриминатора, второй выход которого подсоединен к третьему входу блока селекции,.а третий выход черезпоследовательно соединенные Формирователь сигнала синхронизма и потери синхронизма и элемент ИЛИ подсоединен к второму входу блока управления, при этом второй вход элемента ИЛИ объединен с вторым входом блока коммутации и подключен к выходуинтегратора, второй вход которогоподключен к объединеиньм первомувходу дополнительного анализатора,третьему входу анализатора зашумленного сигнала и выходу дополнительноговыделителя Фронтов, первый вход которого объединен с третьим входом блока коммутации, четвертый вход которого объединен с третьим входом интегратора и выходом дополнительногоанализатора, второй вход которогообъединен с вторым входом Формирова,теля контрольных сигналов и выходомвццелителя фронтов, причем пятый входблока коммутации подключен к выходуформирователя контрольных, сигналов,а шестой вход блока коммутации подключен к выходу блока предотвращенияложной синхронизации, кроме того,второй выход ключа подсоединен к второму входу формирователя сигналасинхронизма и потери синхронизма. Источники информации,принятые во внимание при экспертизе1 Авторское свидетельство СССР9 640440, кл, Н 04 Ь 7/08, 19762. Авторское свидетельство СССРпо заявке В 2889784,кл.Н 04 Ь 7/08,27.06.80 (прототип) .938420 Составитель Т. ПоддубнякГ. Ус Техред М, Тепер Корректор В, Бутя Редак каз 4482/80В го коий и1130 шска Филиал ППП Патент, г. Ужгород, ул. Проектная, .4 Тираж 688 НИИПИ Государственно по делам изобретен 35, Москва, Ж, Рау