Преобразователь угла поворота вала в код

О П И С А Н И Е934521ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СеветскикСоциалистическихреспублик1(22) Заявлено 15,10.80 (21 ) 2994817/18-24с присоединением заявки РЙ(51)М. Кл. 6 08 С 9/04 Ввударетванный квинтет СССР во делан изобретения к еткрытий(54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОДИзобретение относится к автоматике и вычислительной технике и может найти применение для связи аналогового электромеханического преобразователя с цифровыМ вычис.лительным устройством,Известен преобразователь перемещение -код, содержащий генератор, гетеродин, дели-,.тель частоты, . фаэоврашатель, преобразователичастоты, формирователи фазовых импульсови преобразователь временной интервал - код 1,13,10 Недостатком преобразователя является не высокая точность.Известен преобразователь угла поворота вала в код, содержащий генератор, фазосдвигаюшие цепи, формирователь питающего напряже.ния, выполненный на двух сумматорах, синус- но.косинусный датчик угла с двумя входными обмотками, подключенными к выходам сумматоров, формирователи импульсов и формиро 20 ватель кода (21.Недостатком известного преобразователя является невысокая точность. Цель изобретения - повышение точности преобразователя угла поворота вала в код.Поставленная цель достигается тем, что в преобразователь угла поворота вала в код, со. держащий генератор, два сумматора, выходы которых соединены с входами синуснокосинус. ного датчика угла, и формирователь импульсов, выход которого соединен с первым входом формирователя кода, введены фильтр нижних частот, фазочувствительный детектор и блок делителей частоты, вход которого соединен с выходом генератора, первый и второй выхо. ды блока делителей частоты соединены с вхо. дами первого сумматора. входы второго с)м. матора соединены с третьим н четвертым выходами блока делителей частоты, пятьй выход которого соединен с первым входом фаэочувствительного детектора, выход сннуснокосинусного датчика угла соединен с входом фильтра нижних частот, выход которого сое. дипел с вторым входом фазочувствнтельного детектора, выход которого соединен с вхолом формирователя импульсов, шестой и седьмой выходы блока делителей частоты соепннены934521 соответственно с вторым и третьим входамиформирователя кода.Блок делителей частоты содержит два дели.толя на четыре, два цифровых сумматора и де.литель с промежуточными выходом, вход,которого является входом блока делителейчастоты., а первый и второй выходы соединеныс входами соответственно первого и второгоцифровых сумматоров, выход каждого из которых соединен с входом соответствующего 10делителя на четыре, первые выходы делителейна четыре являются соответственно первыми вторым выходами блока делителей частоты,третий н четвертый выходы которого соедгнены с вторыми выходами делителей на четыре, Итретий и четвертый выходы делителя с промежуточным выходом соединены с пятым и шестым выходами блока делителей частоты, .входи седьмой выход которого соединены между собой.На фиг. 1 приведена блок-схема преобразователя угла поворота вала в кодна фиг. 2 -.схема блока делителей частоты,вариант выпол.нення; па фиг. 3 - временные диаграммы, по.ясняющие работу преобразователя,Преобразователь содержит генератор 1 частоты ЕЬ, сумматоры 2 и 3, синусно-косинусныйдатчик 4 угла, фильтр 5 нижних частот, фазочувствительный дететор 6, формирователь 7импульсов, формирователь 8 кода, блок 9делителей частоты, в который входят делители10 и 11 с выходами импульсов частот Ен иЕо и делители 12 и 13 частоты с расщепителями фазы выходных импульсов частот Е 1 и Ег.В случаях, когда требуется преобразовательуглаповорота вала в код, имеющий выход35в двоичном коде, блок 9 делителей частотысодержит делитель 14 с промежуточным выходом, цифровые сумматоры 15 и 16 и де.,лители 17 и 18 на четыре,Преобразователь работает следующим обра.зом.Ог генератора 1 на входы блока 9 (с вхо.дов делителей 10-13) поступают импульсы, частотой ЕЬ (фиг. 3, ЕЬ). На двух выходахделителя 12 частоты блока 9 формируются1 и 4 Яимпульсы Е 1 и Е 1 (фиг. 3, Е Е,) частотоиЕ сдвинутые относительно друг друга пофазе на 1/4 периода. На двух выходах делителя 13 частоты блока 9, имеющего коэффициент деления, отличный от коэффициента де.ления делителя 12, формируются импульсы зпЕ и Е (фиг, 3 Е, Е) частотой Е, сдвинутые по.фазе на 1/4 периода, Сигналы Е, ипоступают на входы сумматора 2, на выходекоторого формируется сигнал а (фиг. За). Приэтом первая гармоНика сигнала е, имеет вид Я 4Сигналы Е, и Е поступают на входы сумматора 3, на выходе которого формируется сигнал (фиг. ЗЬ). При этом первая гармоника сигнала имеет вид Выходные сигналы Пи 3 сумматоров 2 и 3поступают на входные обмотки датчика 4угла. Напряжение с выходной обмотки датчика4 поступает в фильтр 5 нижних частот; гдепроисходит вьщеление сигнала с (фиг. З,с),представляющего собой сумму двух сигналовразностной (Ео - Ен) и суммарный (Ео+Ен)1частот. Сигнал с на выходе фильтра нижнихчастот имеет видО = - Соайй - 1-Ч ьВс й о нсофс(ц 2 н) ф, н= -Ъгде В - амплитуда сигнала с на выходе филь.ра 5 нижних частот;р - пространственный угол взаимного положения входных и выходных обмо.ток датчика 4 угла,1Сигнал с с выхода фильтра 5 нижних час.тот поступает на один из входов фазочувствительного детектора 6, на второй вход которого с выхода блока 9 постпает импульсыопорной частоты Ео. В фазочувствительном детекторе 6 осуществляется синхронное детектирование и вьщеление с помощью фильтранижних частот первой гармоники сигнала д(фиг. 3 д), частота которого равна Ен, а фазасоответствует взаимному положению входных и выходной обмоток датчика 4. При этомна фазочувствительном детекторе 6 практичес.ки полностью исключается из измерительногосигнала д . квадратурная составляющая,Ситнал д с выхода фазочувствительного детектора 6 поступает на формирователь 7 импульсов, Прямоугольные импульсы с выходаформирователя 7 поступают на первый входформирователя 8 кода, на второй вход кото.рого с выхода блока 9 поступают импульсычастотой Ен. В формирователь 8 кода по передним фронтам импульсов, поступающих на егопервый и второй входы, формируются временные интервалы, которые заполняются импульсами частоты ЕЬ поступающими на третий входформирователя 8 кода с выхода блока 9, Ве.личина временного интервала в формирователе93 8 кода соответствует взаимному положению входных и выходной обмоток датчика 4 угла.Блок 9 делителей частоты работает следующим образом. Делитель 14 выполнен в виде двоичного делителя частоты с 2 п-двоичными разрядами (где и = 1 оя ), а цифровыеисумматоры 5 и 16 выполнены в виде (п-.1)-: разрядных полных. двоичных сумматоров. Сиг. калы с п - 1 младших разрядов делителя 14 поступают на входы сумматоров 15 и 16 в качестве первого слагаемого. В качестве второго слагаемого на входы сумматора 15 посту. пают сигналы с последующих иразрядов делителя 14. В качестве второго слагаемого на входы сумматора 16 поступают сигналы, инверсные сигналам второго слагаемого на. входах сумматора .15 (на входе переноса младшего разряда сумматора 15 должен быть установлен логический "О,а на входе переноса младшего разряда сумматора 16 - логическая "1"), Выходные сигналы со старших разрядов сумматоров 15 и 16 поступают на входы дели. телей 17 и 18, которые могут бьггь выполнены в виде двухразрядных двоичных делителей.В зтом случае на выходе блока 9 формируются сигналы следующих частот: Формула изобретения 1: Преобразователь угла поворота, вала в код, содержащий генератор, два сумматора, выходы которых соединены с входами синуснокосинусного датчика угла, и формирователь. импульсов, выход которого соединен с первым . входом формирователя кода, о т л и ч а ющ и й с э тем, что, с целью повышения точности преобразователя, в него введены фильтр 4521 6нижних частЬт, фазочувствнтельный детектор нблок делителей частоты, вход которого соединен с выходом генератора, первый и второйвыходы блока делителей частоты соединены свходами первого сумматора, входы. второгосумматора соединены с третьим и четвертымвыходами блока делителей частоты, пятыйвыход которого соединен с первйм входомфазочувствительного детектора, выход синус 1 О но-косинусного датчика угла соединен свходом фильтра нижних частот; выход которо.го соединен с вторым входом фазочувстви.тельного детектора, выход которого соединенс входом формирователя импульсов, шестой1 з и седьмой выходы блока делителей частотысоединены соответственно с вторым и третьимвходами формирова геля кода.2. Преобразователь по п. 1. о т л и ч аю щ и й с я тем, что, блок делителей частотызр содержит два делителя на четыре, два цифровых сумматора и делитель с промежуточнымвыходом, вход которого является входом бло.ка делителей частоты, а первый к второй выходы соединены с входами. соответственно перзЗ вого и второго цифровых сумматоров, выходкаждого из которых соединен с входом соответствующего делителя на четыре, первые вы.ходы делителей на четыре являются соответственно первым и вторым выходами блокаделителей частоты, третий и четвертый выходыкоторого соединены с вторыми выходамиделителей на четыре, третий и четвертый выходы делителя с промежуточным выходом соединены с пятым и шестым выходами блокаделителей частоты, вход и седьмой выход коЗф торого соединены между собой,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР Юф 409258,кл. б 08 С 9/ОО, 1971,2. Авторское свидетельство СССР Нф 525988,кл. б 08 С 9/04, 1974 (прототип).93452 оставитель Е, Бударинехред А. Бабинец орректор В. Бутяг едактор В. Петраш Подписи Тираж 642ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий3035, Москва, Ж - 35, Раушская наб., д. 4/5 аказ 3944/4 ород, ул. Проектн тент", г. ал ППП