Преобразователь интервалов времени в цифровой код

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскииСоциалистическихРеспублик 930217(61) Дополнительное к авт. свид-ву(22) Заявлено ОбОб, 80 (21)2933873/18-21с присоединением заявки М 9(23) ПриоритетОпубликовано 2305.82 Бюллетень М 19Дата опубликования описания 2305, 82 51 М. Кл.з а 04 Р 10/04//Н 03 К 13/20 Государственный комитет СССР по делам изобретений и открытий(71) Заявит 4) ПРЕОБРАЗОВАТЕЛЬ ИНТЕРВАЛОВ ВРЕМЕН В ЦИФРОВОЙ КОД2 к техникеалов, временныхмпуль снымиспол ьз о ваноых интервап т 0 и о стройства3 Изобретение относится измерения временных интер частности к измерителям н интервалов, задаваемых и сигналами, и может быть и для преобразования времен лов в цифровой код. Известен преобразователь интервалов времени в цифровой код, который содержит триггер управления, первый выход которого подключен к первым входам второго и третьего вентилей, а второй выход указанного триггера подсоединен к первому входу первого вентиля, второй вход которого объединен с вторым входом третьего вентиля и подключен к входу счетных импульсов с периодом То, а ныход первого вентиля подключен к входу линии задержки на время 0,5 Тв, выход ука" занной линии задержки подсоединен и второму входу нторого вентиля, выход которого соединен с входом установки триггера индикации точности, выход третьего вентиля подсоединен к счетному входу первого триггера счетчика Ц .Недостатком известного уявляется низкая точность. Наиболее близким к предлагаемому по технической сущности являетсяреобразователь,содержащий генераор квантующей последовательности импульсов, выход которого соединен с первым входом вентиля, второй вход которого подключен к перному выходу .триггера, а выход вентиля соединен с входом первой секции линии задержки, состоящей иэ в последовательно соединенных секций, и входом счетчика, второй выход триггера подсоединен к перным входам и схем совпадения, вторые входы которых подсоединены к выходам соответствующих секций лин и задержки, выходы схем совпадения с единены с.входами блока дешифрирования и индикации 123.Известный преобразователь имеет низкую точность преобразования при работе в широком диапазоне температур, обусловленную изменениями параметров линии задержки. Кроме того, известный преобразователь не обеспечинает преобразование начального участ" ка временного интервала, обусловленного несинхронностью поступления стартового импульса по отношению к ймпуль" сам генератора квантующей последовательности импульсов.Цель изобретения - повышение точности преобразования за счет преобразования начального участка интервала времениПоставленная цель достигается тем, что в преобразователь интервалов вре мени в цифровой код, содержащий триггер, входы которого соединены с шинами старт- и стоп-импульсов, генератор импульсов, выход которого соединен с первым входом вентиля, выход кото" 10 рого подключен к входу счетчика, и элементов зацержки, и элементов И-НЕ, выход 1-го элемента соединен с первым входом (1+1)-го элемента И-НЕ, блок дешифрирования и индикации, до полнительно введены два блока выделе ния, и элементов задержки, п элементов И-НЕ, инвертор и Ь-триггер причем выход генератора импульсов через инвертор подключен к С входу Р-триг О гера, первый выход которого соединен с вторым входом вентиля и первым входом первого блока выделения, второй вход которого соединен с первым выходом триггера, второй выход кото рого подключен к Р входу Р-триггера и первому входу второго блока выделения, второй вход которого подключен к второму выходу Р-триггера, а выход соединен с объединенными первыми входами дополнительных элементов И-НЯ, выход 1-го дополнительного элемента И-НЕ через 1-й дополнительный элемент задержки подключен к 1-му входу первой группы входов блока дешифрирования и индикации и второму входу35(1+1) -го дополнительного элемента И-НЕ, выход первого блока выделения. соединен с объединенными вторыми входами всех элементов И-НЕ, выход 1-го элемента И-НЕ через 1-й элемент за держки подключен к 1-му входу второй группы входов блока дешифрирования и индикации.Кроме того, элементы задержки выполнены в виде НБ-триггеров, Б входы 45которых являются входами элементов задержки, В входы объединены, а выходы являются .выходами элементов задержки.На фиг.1 приведена блок-схема преобразователя интервалов времени в цифровой код; на фиг.2 - диаграмма работы преобразователя; на фиг.З пример выполнения блока выделения и элементов задержки; на фиг.4 - диаграмма процесса преобразования начального участка интервала времени.Преобразователь содержит триггер 1, инвертор 2, Р-триггер 3., генератор 4 импульсов, вентиль 5, счетчик б, блоки 7 и 8 выделения, элементы И-НЕ 9-1.-9-п, элементы 10-1-10-и задержки, дополнительные элементы И-НЕ 11-1-11-п, дополнительные элементы 12-1-:12-и задержки, блок 13 дешифрирования и индикации. На фиг.2 приняты обозначения: а - , импульсы на выходе генератора 4 импульсов; б - импульсы на выходе инвертора 21 в - сигнал на втором выходе триггера 1; г - сигнал на первом выходе триггера 11 д - сигнал на первом выходе Р-триггера 3; е сигнал на втором выходе Р-триггера 3; ж - импульс на выходе блока 7 выделения; з - импульсы на выходе блока 8 выделения; и - импульсы на выходе вентиля 5;- длительность преобразуемого интервала времени; ь - начальный участок преобразуемого интервала времени; 61 - конечный участок преобразуемого интервала времени;70 - период следования импульсов на выходе генератора 4.На Фиг.З приведен пример конкретного выполнения блока 7 выделения и элементов 10-110-и задержки, где блок 7 выделения выполнек на элементе ИЛИ-НЕ 14, 9-1-9-и - это элементы И-НЕ, а элементы задержки 10-1- -10-и представляют собой Ж-триггеры, выполненные на элементах И-НЕ 15-1-15-2 п.На фиг.4 обозначены: К - сигнал на выходе блока 7 выделения; Л - сигнал на выходе элемента 10-1 задержки; М - сигнал на выходе элемента И-ПЕ 9-2; Н - сигнал на выходе элемента 10-2 задержки; О - на выходе последнего из сработавших элементов И-НЕ 9-1, 9-29-п; Т - минимальная длительность на выходе элемента И-НЕ, при которой происходит срабатывание ВБ-триггера, представляющего собой элемент задержки.Ближайший синхронизирующий перепад, поступающий на вход синхронизации Р-триггера (Фиг.2 б), после появления фронта импульса (фиг.2 в) переводит Р-триггер в единичное состояние, а ближайший синхронизирующий перепад, поступивший после спада импульса (фиг.2 в), переводит Р-триггер в состояние логического нуля. На фиг,2 такими перепадами являются перепады от уровня логического нуля (низкий уровень) к состоянию логической единицы (высокий уровень) . В момент переключения Р-триггера 3 в состояние логической единицы (Фиг.2 д)на втором входе вентиля 5 присутствует уровень логического нуля (фиг. 2 а), запрещающий изменение его выходного напряжения (фиг 2 и). Этим достигается подача на вход счетчика б при включении только целых импульсов (фиг.2 и). Аналогично происходит закрытие вентиля 5 на спаде сигнала (фиг.2 д ). При этом на входе счетчика б так же формируются только целые импульсы (Фиг,2 и) . Таким образом обеспечивается работа счетчика б в устойчивом режиме без сбоев.лаблено за счет взаимной компенсации изменений задержек элементов И-НЕ 9-1-9-и и элементов 15-1-15-2 п, входящих в ВЯ-триггеры.Предлагаемый преобразователь реализуется полностью на интегральных микросхемах, что сушественно повышает точность и надежность преобразования, как за счет устранения возможности сбоя счетчика, так и за счет повышенной надежности элементной ба ,зы. Формула изобретения151. Преобразователь интервалов вре: мени в цифровой код, содержаший триггер, входы которого соединены с шинами старт- и стоп-импульсов, генератор импульсов, выход которого соеди нен с первым входом вентиля,. выход которого подключен к входу счетчика, п элементов задержки, п элементов И-НЕ,выход 1 го элемента задержки соединен с первым входом (1+1)-го элемента И-НЕ, блок дешифрирования и индикации, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразования за счет преобразования начального участка интервала времени, в него дополнительно введены два блока выделения, и элементов задержки, и элементов И-НЕ, инвертор и Р-триггер, причем выход генератора импульсов через инвертор подключен к С входу Р-триггера, первый выход которого соединен с вторым вхо-,дом вентиля и первым входом первогоблока выделения, второй вход которого соединен с первым выходом триггера, второй выход которого подключен к Р входу Р-триггера и первому входу второго блока выделения, второй вход которого подключен к второму выходу Р-триггера, а выход соединен с объединенными первыми входами дополнительных элементов И-НЕ, выход 1-го дополнительного элемента И-НЕ через 1-й дополнительный элемент задержки подключен к 1-му входу первой группы входов блока дешифрирования и индикации и второму входу (1+1) -го дополнительного элемента И-НЕ, выход, первого блока выделения соединен с объединенными вторыми входами всех элементов И-НЕ, выход 1-го элемента К-НЕ через 1-й элемент задержки подключен к 1-му входу второй группы входов блока дешифрирования и индикации.2. Преобразователь по п.1, о т - л и ч а ю ш и й с я тем, что элементы задержки выполнены в виде ВЯ- триггеров, Я входы которых являются входами элементов задержки, В входы объединены, а выходы являются выходами элементов задержки. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР 3 Ф 613500, кл. Н 03 13/20 ф 1976. 2. Балашев В.П. Автоматизация радиоизмерений, 1966, с. 288, рис.5,25 (прототип).93021766/б сное иип раж Зака29 П филиалг. Уж фи.4 ППП "Патент",род, ул. Проектная