Устройство для синхронизации вычислительной системы

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 220580 (21) 2929149/18-24 3М, Кд,з С 06 Р 1/04 с присоединением заявки Мо Государственный комитет СССР по .делам изобретений н открытиИ(0888) Дата опубликования описания 239482(72) Авторы изобретения Н.М.Малярский, Ю.А,Почечуев и Н.Е.То 1) Заявите 54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕЖ 10 машинного такта синхро"ычислительной системы) и выбранной фиксированной длительностнизируемой на величинузадержки 2 Изобретение относится к вычислительной технике и может быть использовано для синхронизации вычислительных систем.Известно устройство синхронизации, содержащее задающий генератор, выходы которого соединены с входами группы линий задержки, выходы которых соединены с входами блоков выработки синхросигналов, выходы блоков кото" рых являются выходами устройства Я .Недостатком этого устройства является то, что оно вырабатывает только две фазы синхросигналов С 1 и С 2, сдвинутые один относительно другого на половину такта вычислительной системы, т.е. невозможно эффективно использовать временные интервалы между фазами С 1 и С 2 для синхронизации блоков с различной глубиной комбинационной логики, что снижает быстродействие системы.Наиболее близким техническим решением к изобретению является устройство, содержащее задающий генератор, выходы которого соединены соответственно с входами элементов задержки, выходы которых соединены соответственно с входами блоков выработки синхросигналов, каждый из которых содер-,жит дешифратор, счетчик, селектор, группу элементов И, причем в каждом блоке выработки синхросигналов выход счетчика соединен с входом селектора н входом дешифратора, первый, второй, третий и четвертый выходы которого подключены к первым входам соответственно первого, второго, третьего и четвертого элемента И группы элементов И, первый и второй выходы се" лектора соединены с первыми входами соответственно пятого и шестого элемента И группы элементов И, а вторые входы элементов И и вход счетчика каждого из блоков выработки синхросигналов соединены с выходом соответствующего элемента задержки первой группы, причем выходы группы эле.ментов И каждого из блоков выработки синхросигналов соединены с входами соответствующего элемента задержки второй группы, выходы которых являются выходами устройства.Устройство вырабатывает четыре фа" 5 зы синхросигналов, сдвинутых один относительно другсго на Т (где Т,ц -Недостатком данного устройстваявляется то, что сдвиг синхросигналов определяется величиной задержки, постоянной для определенной конфигурации блоков синхронизируемой вычислительной системы. Это не позволяетавтоматически изменить частоту задающего генератора (и тем самым величи ну Т и сдвиг синхросигналов один от носительно другого) в процессе вычислений в соответствии с решаемой 1 О задачей вычислитейьной системой для уменьшения времени выполнения команд.Цель изобретения - повышение быстродействия вычислительной системы.Указанная цель достигается тем, что в устройство, содержащее задающий генератор, выходы которого соединены с входами элементов задержки, выходы которых соединены соответственно с входами блоков выработки синхросигналов,.каждый иэ которых содержит первый счетчик, первый де- . шифратор, первый селектор, первую группу элементов И, причем в каждом блоке выработки синхросигналов выходы первого счетчика соединены с входами первого селектора и входами первого дешифратора, выходы которо.го соединены с первыми входами соответственно первого, второго, третьего и четвертого элементов И первой группы элементов И, прямой и инверсный выходы первого селектора соединены с первыми входами соответственно пятого и шестого элементов И пер" 35 вой группы элементов И, дополнительно введены повторитель, элемент НЕ, второй счетчик, второй дешифратор, второй селектор, вторая группа эле. ментов И, причем в каждом блоке вы О работки синхросигналов вход, блока выработки синхросигналов соединен соответственно с входами повторителя и элемента НЕ, выход повторителя соединен с входом первого счетчика и с 45 вторыми входами элементов И первой группы элементов И, выход элемента НЕ соединен с входом второго счетчика; с первыми входами элементов И второй группы элементов И, выходы второго счетчика соединены с входами второго селектора, второго дешифратора, выходы которого соединены соответственно с вторыми входами первого, второго, тРетьего и четвертого элементов И второй группы элементов И, прямой и инверсный выходы второго сеЛектора соединены соответственно с вторыми входами пятого и шестого элементов И второй группй элементов И, выходы элементов И первой и второй групп элементов И соединены. с выходами устройства.На Фиг,1 изображена блок-схема устройства для синхронизации вычислительной системы; на фиг.2 - схема 65 блока выработки синхросигналов; на Фиг.3 - временная диаграмма синхрй 3- сигналов.Устройство содержит задающий генератор 1, элемент 2 задержки, блок 3 выработки синхросигналов, повторитель 4, элемент НЕ 5., счетчик б и 7, дешиФраторы 8 и 9, селекторы 10 и 11 и группы 12 и 13 элементов ИУстройство работает следующим образом.Задающий генератор 1 вырабатывает исходную последовательность синхросигналов, поступающую на входы элементов 2 задержки, служащих для выравнивания синхросигналов на входах 14 блоков 3 выработки синхросигналов. Эта исходная последовательность поступает на входы блоков выработки синхросигналов, в каждом из которых поступает на входы элемента НЕ 5, служащего для инверсии исходной йоследовательности, и повторителя 4, служащего для выравнивания исходной последовательности внутри блока выработки синхросигналов, с выхода которых последовательность импульсов поступает на входы первого и второго счетчиков б и 7, которые делят исходную последовательность на четыре и каждый из которых позволяет получить четыре сдвинутые на Тж сигнаЕ лы длительностью - . Сигналы с счетчиков поступают на входы дешифрато-, ров 8 и 9, на выходе каждого из которых получаются четыре сигнала длительностью Яф, сдвинутые один отнбсительно другого на 4., в совокупносЧти с двух дешифраторов получают сигналы, сдвинутые на ы длительностью Ъ 4,с периодом ТаЧСигналы с выходов счетчиков поступают также на входи селекторов для получения сигналов, аналогичных сигналам с выходов дешифратора, но имею щих период Т.иСигналы с выходов дешифраторов и селекторов позволяют управлять первой и второй группами элементов И. для получения синхросигналов, имеющих длительность ТЦ.и сдвинутых друг относительно друга нац с периодом6Тм (синхросигналы на выходах 15-22 блока 3) и(синхросигналы на вы Хходах 23-2 б блока 3). Период следования синхросигналов в ЭВМ определяется глубиной комбинационной схемы обрабатывающего устройства, т.е, арифметического устройства, в котором максимальная глубина комбинационной схемы логических каскадов (логический каскад равен задержке одной интегральной схемы)Команды управления (условные и безусловные переходы, загрузки) для научных вычислительных задач имеют нес, равный 40. Выполнение этих команд не требует использования сумматоров, и в ЭВМ эти команды выполня ются в процессоре команд, что позволяет уменьшить время выполнения команд управления за счет сокращения количества Т.В процессоре команд используются 10 комбинационные схемы обработки, имеюЩие, в среднем, 2-3 логических каскада. Изменение периода следования синхросигналов (увеличение частоты задающего генератора автоматически в соответствии с выполняемой командой) позволяет уменьшить время выпол. нения команд управления.Время ныполнения команд управления (условные и безусловные переходы, загрузки и т.д.) определяется количеством периодов синхросигналов. Выполнение одной команды управления в известном устройстве занимает шесть тактов, При использовании автоматического изменения частоты генератора и схем выработки синхросигналов время выполнения одной команды управления составляет 5,5 тактов, что позволяет повысить производительность выполнения команд управления на. 8. 30 Кроме увеличения производительности ЭВМ изобретение позволяет увеличить вычислительную мощность ЭВМ.При вычислении задач на ЭВМ возможно возникновение машинной ошибки, 35 обусловленной отказом аппаратуры или сбоями в аппаратуре.Сигнал "Машинная ошибка" .переводит ЭВМ из режима "Вычисление" в режим "Понторение". 40При выполнении режима "Повторение" многократно (до восьми раз) производится повторение выполнения коМанды, на которой произошел сбой. Если команда не выполняется, то требуется 45 ремонт ЭВМ.При исполнении изобретения имеется возможность после 8-кратного повторения понизить автоматически частоту задающего генератора и повторить режим "Повторение". Понижение частоты позволяет уменьшить возникновение сбоев, связанных с перекосом питания.55Формула изобретения Устройство для синхронизации вы,числительной системы, содержащее задающий генератор, выходы которого соответственно соединены с входами элементов задержки, выходы которых соединены соответственно с входами блоков выработки синхросигналов, каждый из которыхсодержит первый счетчик, первый дешифратор, первый селектор, первую группу элементов И, выходы первого счетчика соединены с входами первого селектора и первого дешифратора, выходы первого дешифратора соединены соответственно с первыми входами первого, второго, третьего и четвертого элементов И первой группы элементов И, прямой и инверсный выходы первого селектора соединены соответственно с первыми входами пятого и шестого элементов И первой группы элементов И, о т л и - ч а ю щ е е с я тем, что, с целью .повышения быстродействия, в каждый блок выработки синхросигналов дополнительно введены повторитель, элемент НЕ, второй счетчик, второй дешифратор, второй селектор, вторая группа элементов И, причем вход каждого блока выработки синхросигналон соединен соответственно с входами повторителя и элемента НЕ; выход повторителя соединен с Входом первого счетчика и с вторыми входами элементов И первой группы элементов И, выход элемента НЕ соединен с входом второго счетчика, с первыми входами элементов И второй группы элементов И, выходы второго счетчика соединены с входами второго се" лектора, второго дешнфратора, выходы которого соединены соответственно с вторыми входами первого, второго, третьего и четвертого элементов И первой группы элементов И, прямой и инверсный выходы второго селектора соединены соответственно с вторыми входами пятого и шестого элемента И второй группы элементов И,.выходы элементов И первой и второй групп элементов И соединены с выходами устройства.Источники информации,принятые во внимание при экспертизе 1. Электронная вычислительная машина ЕС. М. "Статистика", 197 б, с. 254.2. Авторское свидетельство СССР 9 752314, кл. 6 06 Р 1/04, 1978 (прототип).3. Королев Л.Н. Структуры ЭВМ и их математическое обеспечение. М., "Наука", 1974, с 92.922709 2 26 ставитель В.Курочкинхред Х.Ач К ор М.По едактор В.Даик Тираж 732осударственног лам изобретениМосква, Ж,аказ 2580 филиал ППП "Натентф, г, Ужгород, ул. Проектная, 4 ИИПИ по д 3035, Подпискомитета СССРи открытийушская наб., д.