Пересчетное устройство

публиковано 15.04.82. БюллетеньИата опубликования описания 25.04.82 УД К 621.374.(71) Заявитель 54) ПЕРЕСЧЕТНОЕ УСТРОЙСТВ к автоматике и может быть ис автоматического е относитсяи технике исистемахавления.ресчетное ус, триггер, э Изобретени вычислительно пользовано в контроля и уп Известно п жащее счетчик и элемент И 7, содер- адержки Недостаток устройства - ограниченныеможности выявления сбоев в работе. Наиболее близким по технической сущности является пересчетное устройство, которое содержит счетчик, суммирующий вход которого подключен к источнику тактовых импульсов, а разрядные выходы - к дешифратору непосредственно и через элементы задержки - к первым входам элементов И, ко вторым входам которых подключены выходы элементов ИЛИ, к входам которых подключены четные выходы дешифратора, выходной полусумматор, один вход которого соединен с источником тактовых импульсов, а второй вход - с выходом элемента ИЛИ, входы которого подключены к выходам эле- ментов И и к нечетным выходам дешифратора 2,Однако этому пересчетному устройству присущи недостаточная достоверность выявления неисправностей и ограниченные возможности выявления неисправностей и ограниченные возможности выявления нарушений в работе, которые проявляются,в следующем: при неисправности во входной цепи, когда отсутствуют тактовые импульсы, импульс на выход полусумматора не поступает и сигнал ошибки не формируется, после того, как сформировался схемой контроля импульс отклика, дальнейшие изменения сос тояний счетчика под действием помех или сбоев не выявляются, т.е. контроль состояния счетчика является не непрерывным, а кратковременным; ложные переходы состояний счетчика при поступлении счетных импульсов выявляются лишь частично. Например, остаются невыявленными ложные переходы в нечетное число.Кроме того, устройство не позволяет производить сброс счетчика, так как в этом случае может сформироваться сигнал неисправности вследствие изменения порядка чередования показаний счетчика, что ограничивает возможности известного устройства контролем только счетчиков без сброса.Цель изобретения - повышение достоверности выявления неисправностей и расширение возможностей контроля,Поставленная цель достигается тем, что в пересчетное устройство, содержащее и-разрядный счетчик импульсов, суммирующий вход которого подключен к генератору тактовых импульсов, а выходы - к дешифратору, и выходной элемент И, введены регистр, элемент поразрядного сравнения, формирователь заданного интервала, двухканальный элемент задержки, блок синхронизации и шифратор, входы которого соединены 510 дами элемента поразрядного сравнения, другие входы которого соединены с выходами регистра, а выход - с первым входом выходного элемента И, второй вход которого соединен с выходом формирователя заданного интервала, а третий вход - с первым выходом блока синхронизации, первый, второй и третий входы которого соединены соответственно с генератором тактовых импульсов, с шиной сброса и с соответствующим выходом дешифратора, второй выход - с входом двухканального элемента задержки и с первым входом формирователя заданного интервала, а третий выход - с входом 25 сброса счетчика, с управляющим входом двухканального элемента задержки и с установочным входом регистра, информационные входы которого соединейы с выходами т старших разрядов счетчика, а вход синхронизации - с выходом двухканального элемента задержки и со вторым-входом формиЗо рователя заданного интервала, кроме того,формирователь заданного интервала содержит триггер, элемент ИЛИ и элемент задержки, выход которого через элемент ИЛИ подключен к нулевому входу триггера, при этом второй вход элемента ИЛИ, установоч 35 ный вход триггера с подключенным к нему входом элемента задержки и инверсный выход триггера являются соответственно первым и вторым входами и выходом формирователя заданного интервала, кроме того, двухканальный элемент задержки содержит элемент И - ИЛИ, к выходу которого подключен формирователь импульсов, два элемента задержки, выходы которых подключены к первым входам первого и второго элементов И элемента И - ИЛИ; а 40 45 входы - к выходам третьего и четвертого элементов И, первые входы которых объединены и являются информационным входом двухканального элемента задержки, а вторые входы соединены со вторыми входами первого и второго элементов И элемента И - ИЛИ и соответственно с йрямым и ин 50 версным выходами триггера, счетный вход которого является управляющим входом двухканального элемента задержки, кроме того, блок синхронизации содержит 1 К-триггер,55 элемент И и элемент ИЛИ, инверсный вход с выходами дешифратора, а выходы - с вхокоторого соединен с его прямым входом через элемент задержки, а выход - с управляющим входом 1 К-триггера и с первым входом элемента И, при этом инверсный вход элемента ИЛИ, 1-вход триггера и второй вход элемейта И являются соответственно первым, вторым и третьим входами блока синхронизации, а выход элемента ИЛИ, выход элемента И и выход 1 К-триггера соответственно первым, вторым и третьим выходами блока синхронизации.На чертеже представлена схема пересчет. ного устройства.Устройство содержит генератор. 1 тактовых импульсов, счетчик 2, дешифратор 3, шифратор 4, регистр 5, элемент 6 поразрядного сравненйя, элемент И 7 выходной блок 8 синхронизации, элемент 9 задержки двухканальный, формирователь 10 заданного интервала, шину 11 сброса устройства.Первый, второй и третий входы блока 8 синхронизации подключены соответственно к генератору 1, шине 11 и к выходу дешифратора 3, соответствующему нулевому состоянию (и - т), младших разрядов счетчика 2.Блок 8 синхронизации содержит триггер 12, элемент И 13 и элемент ИЛИ 14, инверсный вход которого через элемент задержки 15 соединен с его прямым входом, а выход - с первым входом элемента И 13 и с управляющим входом триггера 12.Элемент 9 задержки двухканальный содержит триггер 16, элементы И 17 и 18, элементы задержки 19 и 20, элемент И - ИЛИ 21 и выходной формирователь 22.Формирователь 10 заданного интервала содержит триггер 23, элемент ИЛИ 24 и элемент 25 задержки.,Установочный вход триггера 23 через элемент 25 задержки подключен к одному входу элемента ИЛИ 24, выход которого соединен с нулевым входом триггера 23.Устройство работает следующим образом. В исходном состоянии устройства все триггеры находятся в нулевом состоянии, при котором на инверсных выходах тригге-. ров единичные сигналы, счетчик 2 в нулевом состоянии, а все разряды регистра 5 - в единичном состоянии.Сигналы с дешифратора 3 преобразуются шифратором 4 в в-разрядный двоичный код, значение которого на единицу меньше поступающего на дешифратор 3 показания гп старших разрядов счетчика 2. Код с выхода шифратора 4 поступает на одни входы элемента б поразрядного сравнения, на другие входы которого.поступает т-разрядный код с регистра 5. При совпадении входных кодов на выходе элемента 6 поддерживается нулевой сигнал, который закрывает по первому входу выходной элемент И 7.Тактовые импульсы с генератора 1, поступают на суммирующий вход счетчика 2и на вход формирователя, образованногоэлементом ИЛИ 14 и элементом 15 задержки.Счетчик 2 подсчитывает тактовые импульсы, с его выходов, сигналы поступаютна дешифратор 3, а сигналы в старшихразрядов счетчика 2 - и на вход регистра 5.Показания а старших разрядов счетчика 2 периодически переписываются на ре 10гистр 5. Запись на регистр 5 кода производится по команде, поступающей на его входсинхронизации с выхода элемента 9 задержки, которая формируется непосредственноперед каждым очередным изменением показания старших разрядов счетчика 2,Отрицательный сигнал на выходе формирователя 10 задает временной интервал,в течение которого происходит перезаписьна регистр 5 показания старших разрядовсчетчика 2, а затем увеличение показания в20старших разрядов счетчика 2.Таким образом, хранящийся на регистре 5 код все время отстает на единицу отпоказания старших разрядов счетчика 2,а преобразованное дешифратором 3 и шиф зратором 4 показание счетчика 2 на выходешифратора 4 все время совпадает,с показанием регистра 5,за исключением короткихинтервалов времени перезаписи информации на регистр и переключения показаниясчетчика, в течение которых запрещается по З 0второму или третьему входам срабатываниеэлементов И 7.Совпадение входных сигналов непрерывно контролируется элементом 6 поразрядного сравнения. При нормальной работе уст-.ройства сигналы на входах элемента 6 совпадают и отрицательный сигнал с выходаэлемента 6 закрывает по первому входу элемент И 7.Поступающий на входную шину сброса 11 сигнал сброса вызывает срабатывание 40триггера 12, с выхода которого сигнал, синхронизированный тактовыми импульсами,поступает на возврат счетчика 2 и регистра 5 в исходное состояние, Синхронизациейимпульса возврата счетчика 2 и регистра 5в исходное состояние достигается уменьшение разбросов задания формирователем 10временных интервалов и тем самым исключение возможности формирования ложной.команды при нормальной работе устройства.После возврата счетчика 2 и регистра 5 в 50исходное состояние сигналы на.входах элемента 6 поразрядного сравнения совпадают,поэтому на его выходе сигнал неисправности не формируется.Сброс устройства может быть осуществлен в произвольный момент времени без 55выдачи ложной команды неисправности,При нарушении работы счетчика 2, приводящем к неправильным переходам его состояний относительно зафиксированныхрегистром 5, а также при нарушении работы дешифратора 3, шифратора 4 или регистра 5 сигналь 1 на входах элемента 6 перестают совпадать, на выходе элемента 6формируется единичный сигнал, который поступает на выходной. элемент И 7 и вызывает его срабатывание, тем самым фиксируется возникшее нарушение,Нарушения работы генератора 1 (изменение периода следования тактовых импульсов свыше граничных значений), сбои(п - т) младших разрядов счетчика 2 илипропуски счетных импульсов вызывают расфазировку моментов переключения входныхкодов, поступающих на элемент 6 поразрядного сравнения, при этом на выходе элемента 6 появляется единичный сигнал,. вызывающий срабатывание элемента И 7, тем самымфиксируется возникшее нарушение работы,При прекращении работы генератора 1(отсутствие тактовых импульсов) показание счетчика 2 перестает изменяться. В этомслучае код на регистре 5 выравнивается с.показанием старших разрядов счетчика 2,а так как выходной код дешифратора 4 наединицу меньше показания старших разрядов счетчика 2, то на входе элемента 6 кодыне Совпадают и на его выходе устанавливает.ся единичный сигнал, который вызывает,срабатывание элемента И 7, тем самым фиксируется возникшее нарушение работы.Нарушения работы блока 8 синхронизации, элемента 9 задержки или формирователя 10, которые вызывают расфазировку моментов переключения информации навходах элемента 6 или расфазировку импульсов запрета контроля на втором и третьем входах элемента И 7 с момента изменения показаний счетчика, также вызывают срабатывание элемента И 7 и тем самымфиксируются выходным сигналом.Таким образом, работа генератора 1,счетчика 2, дешифратора 3, шифратора 4и регистра 5 непрерывно контролируется посовпадению сигналов на входах элемента 6поразрядного сравнения, на одни входы которой поступают преобразованные дешифратором 3 и шифратором 4 текущие показаниясчетчика 2, а на другие входы - , зафиксированные регистром 5 предыдущие показания старших разрядов счетчика 2, которыепереписываются на регистр 5 перед каждымочередным изменением по управляющим командам, которые вырабатываются блоком 8синхронизации и элементом 9 задержки,Возврат счетчика 2 и регистра 5 в исходное состояние импульсом сброса не нарушают непрерывный контроль работы устройства и не приводит к выдаче ложной команды.Блок 8 синхронизации вырабатывает импульсы кратковременного запрета выходного элемента И 7 на время распространениясчетного импульса, формирует сигнал навход элемента 9 задержки по выявляемому дешифратором 3 нулевому состоянию младших разрядов счетчика, а также формирует сигналы сброса счетчика 2, установки регистра 5 и переключения канала элемента 9 задержки.Вырабатываемые блоком 8 синхронизации, элементом 9 задержки и формирователем 10 сигналы управляют работой элемента И 7, счетчика 2 и регистра 5 таким об. разом, что контроль работы узлов по совпадению сигналов на входе элемента 6 поразрядного сравнения осуществляется непрерывно, а не на отдельных коротких интервалах времени, а контролем охвачен и генератор 1 тактовых импульсов.Использование для записи на регистр 5 только т старших разрядов счетчика 2 позволяет обеспечить полноту контроля, ограничив величиной т число разрядов регистра 5 и элемента 6 поразрядного сравнения, а также длину выходного кода шифратора 4 без чрезмерного усложнения устройства и без уменьшения полноты контроля.формула изобретения1. Пересчетное устройство, содержащее и-разрядный счетчик импульсов, суммирующий вход которого подключен к генератору тактовых импульсов, а выходы - к дешифраторуи выходной элемент И, отличающееся тем, что,с целью повышения достоверности выявления неисправностей и расширения возможностей контроля, в него введены регистр, элемент поразрядного сравнения, формирователь заданного интервала, двухканальный элемент задержки, блок синхронизации и шифратор, входы которого соединены с выходами.дешифратора, а выходы - с входами элемента поразрядного сравнения, другие входы которого соединены с выходами регистра, а выход - с первым входом выходного элемента И, второй вход которого соединен с выходом формирователя заданного интервала, а третий вход - с первым выходом блока синхронизации, первый, второй и третий входы которого соединены соответственно с генератором тактовых импульсов, с шиной сброса и с соответствующим выходом дешифратора, второй выход - с входом двухканального элемента задержки и с первым входом формирователя заданного интервала, а третий выход - с входом сброса счетчика, с управляющим входом двухканального элемента задержки и с установоч 45 ным входом регистра, информационные входы которого соединены с выходами т старших разрядов счетчика, а вход синхронизации - с выходом двухканального элементазадержки и с вторым входом формирователязаданного интервала.2. Устройство по п. 1, отличающеесятем, что формирователь заданного интервала содержит триггер, элемент ИЛИ и элемент задержки, выход которого через элемент ИЛИ подключен к нулевому входутриггера, при этом второй вход элементаИЛИ, установочный вход триггера с подключенным к нему входом элемента задержки, и инверсный выход триггера являютсясоответственно первым и вторым входамии выходом формирователя заданного интервала,3. Устройство по п. 1, отличающеесятем, чта двухканальный элемент задержкисодержит элемент И - ИЛИ, к выходу которого подключен формирователь импульсов,го два элемента задержки, выходы которыхподключены к первым входам первого ивторого элементов И элемента И - ИЛИ, авходы - к выходам третьего и четвертогоэлементов И, первые входы которых объединены и являются информационным входом двухканального элемента задержки, авторые входы соединены с вторыми входами первого и второго элементов И элемента И - ИЛИ и соответственно с прямым иинверсным выходами триггера, счетный входкоторого является управляющим входомдвухканального элемента задержки.4. Устройство по п, 1, отличающеесятем, что блок синхронизации содержит1 К-триггер, элемент И и элемент ИЛИ, инверсный вход которого соединен с его пря 35 мым входом через элемент задержки, а выход - с управляющим входом 1 К-триггераи с первым входом элемента И, при этом инверсный вход элемента ИЛИ, 1-вход триггера и второй вход элемента И являются соответственно пе 1 вым, вторым и третьим входами блока синхронизации, а выход элемента ИЛИ, выход элемента И и выход К-триггера - соответственно первым, вторыми третьим выходами блока синхронизации.Источники. информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР457179, кл. Н 03 К 21/34, 1973.2. Авторское свидетельство СССР702526, кл. Н 03 К 21/34, 1976 (прототип) .Составитель Л, Л ич Техред А, Бойкас Тираж 954 ВНИИПИ Государственного ко по делам нзобретений и 113035, Москва, Ж - 35, Раушск лиал ППП Патент, г. Ужгород