Устройство для обнаружения и регистрации ошибок дискретного канала связи

щ 862375 ОП И(;.АНИЕ ИЗОБРЕТЕНИЯ К АВТОУСКОМУ СВИДЕТЕЛЬСТВУСоюз СфветсиниСоциалистически иРесяублмтт(В ) Дополнительное к авт, саид-ву(22) Заявлено 12. 10. 79 (21) 2630555/18-09с присоединением заявки М(23) Приоритет -Опубликовано 07.09.81, Бтоялетень РВЗЗДата опубликования описания 10.09 .8 1(5 )М. Кл. Н 04 1. 1/10 ВвуАЗРстюиый кемитвт СССР ао делвм извбретеей и еткритий(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И РЕГИСТРАЦИИ ОШИБОК ДИСКРЕТНОГО КАНАЛА СВЯЗИ Изобретение относится к технике ,электросвязи и может использоваться в аппаратуре для статического исследования дискретных каналов связи,Известно устройство для обнаружения и регистрации ошибок дискретного канала связи, содержащее счетчик, элемент ИЛИ, блок ключей, блок обнаружения ошибок, первый выход которого соединен с одним входом формирователя т10 последовательно соединенные блок про" межуточной памяти, регистратор и блок . управления, .один выход которого соединен с другим входом регистратора, а другие выходы соединены с входами15 блока промежуточной памяти И .Однако известное устройство работает с небольшой скоростью.Цель изобретения - повышение скорости регистрации потока ошибок.Для этого в устройство для обнаруженияи регистрации ошибок дискретного канала связи, содержащее счетчик, элемент ИЛИ блок ключей, блок обнаружения ошибок, первый выход которого соединен с одним входом формирователя, последовательно соединенные блок промежуточной памяти, регистратор и блок управления, один выходкоторого соединен с другим входомрегистратора, а другие выходы соединены с входами блока промежуточнойпамяти, введены два элемента И, два,В 5-триггера, блок элементов ИЛИ, коммутатор и регистр сдвига, причемпервые входы элементов И сдединеныс первым выходом блока обнаруженияошибок, второй выход которого соединен с первым входом элемента ИЛИ,второй вход которого соединен с выходом счетчика и с одним входом регистра сдвига, другой вход которого соединен с первым выходом блока обнаружения ошибок, а выходы через блокключей соединены с одними входамиблока элементов ИЛИ, другие входыкоторого через коммутатор соединеныс выходами счетчика, первый вход ко"862375 3торого соединен с выходом первогоэлемента И, а второй вход - с однимвыходом формирователя, соединеннымтакже с соответствующим входом блокаключей и Я-входом первого,Я 5-триггера, 5-вход которого соединен свыходом второго Й 5-триггера, соединенным также со вторым входом первого элемента И, выход элемента ИЛИсоединен с 5-входом второго Я 5-триггера и другим входом формирователя,другой выход которого соединен сЯ-входом второго Я 5-триггера, выходпервого Я 5-триггера соединен со вторым входом второго элемента И выход которого соединен с соответствующим входом, коммутатора. При этом,выходы блока элементов ИЛИ соединены со входами блока промежуточнойпамяти.На чертеже представлена структурная электрическая схема предложенного устройства,Устройство для обнаружения и регистрации ошибок дискретного каналасвязи содержит блок 1 обнаруженияошибок, блок 2 управления, формирователь 3, счетчик 4, регистратор 5,Я 5-триггеры 6,7, элемент ИЛИ 8, ком"мутатор 9, регистр сдвига 10, блок11 элементов ИЛИ, блок 12 промежуточной памяти, блок 13 ключей, элементыИ 4,15, причем Я 5-триггеры имеютЯ-вход и 5-вход.Устройство работает следующим образом.В случае отсутствия ошибок в последовательности, поступающей с блока1 обнаружения ошибок, тактовые импульсы через элемент И 14, на второйвход которого подается разрешающийсигнал с инверсного выхода Я 5"триггера 7, поступают иа счетный входсчетчика 4, который подсчитывает длину безошибочного интервала (число. безошибочных символов между ошибочными), а потенциалом с прямого выходаЯ 5-триггера 6, находящегося в нулевом состоянии, запрещается прохождение тактовых импульсов с блока 1 обнаружения ошибок через элемент И 15 навход управления коммутатора 9.При появлении на выходе блока 1обнаружения ошибок сигнала ошибки последний, поступая через элемент.ИЛИ 8 на 5-вход Я 5-триггера 7,устанавливает его в единичное состояние,Поступая на вход формирователя 3, онразрешает формирование сигнала через семь тактов после поступления сигна"ла с блока 1, а по заднему фронтусигнала с инверсного выхода Я 5-триггера 7 (т.е. при переходе уровняна инверсном выходе Я 5-триггера 7 из"1" в "О") Я 5-триггер 6 устанавливаетсл в единичное состояние.В результате этого потенциаломс инверсного выхода Я 5-триггера 71 О запрещается прохождение тактовыхимпульсов через элемент И 14 на счетный вход счетчика 4, а сигналом спрямого выхода Я 5-триггера 6 открывается элемент И 15, и тактовые имз пульсы с блока 1 обнаружения ошибок,поступая на вход управления коммутатора 9, разрешают считывание показаний десятичного счетчика через блок11 элементов ИЛИ в блок 2 промежуточОной памяти и далее, с помощью блока2 управления, в регистратор 5,Блок 12 проме,куточной памяти и0блок 2 управления служат для исключения потери информации из-за несовпадения моментов выдачи информации ссигналами синхронизации регистратора5, Регистратор в каждом цикле своейработы выдает сигналы синхронизации,поступающие на блок 2 управления.ЭОПоследний в соответствующие моментыцикла работы регистратора 5 вырабатывает сигналы управления на регистрацию информации из блока 12 промежуточной памяти на бумажную лентурегистратора, сигналы транспортиров 3ки на продвижение бумажной ленты регистратора 5.Считывание показаний счетчика 4осуществляется по первому, третьемуи пятому тактовым импульсам, считая40с тактового импульса, по которомупришел сигнал с блока 1 через элементИЛИ 8 на вход формирователя 3, т,е.частота считывания десятичной информации на регистрирующее устройствов два раза ниже тактовой частоты вдискретном канале связи.Таким образом, на первом, третьеми пятом тактах, считая с момента прихода сигнала с блока 1, происходитО считывание сотен, десятков и единиц(10, О , 1 О ) со счетчика 4 в четыре разряда блока 12 промежуточнойвпамяти, так как каждому десятичномуразряду соответствуют четыре двоич"них разряда (2 ф 49). Признакомдесятичной информации служит записьединицы в восьмой разряд блока 12промежуточной памяти.5 8623Одновременно с вьппеиэложенным информация с выхода блока 1 обнаружения ошибок, представляющая собой последовательность нулей и единиц, где нуль - безошибочный символ, а едикица - ошибочный символ, поступает на информационный вход регистра сдвига 1.0, а на вход сдвига - тактовые импульсы с блока 1 обнаружения ошибок.Таким образом, по истечении семи 10 тактов, считая с тактового импульса, по которому пришел первый сигнал с блока 1, в регистр сдвига 10 записывается двоичная последовательность длиной в семь элементов, которые счи. - З тываются в семь разрядов блока 12 промежуточной памяти сигналом с выхода формирователя 3, поступающим на вход управления блока 13 ключей.Данный сигнал вырабатывается фор мирователем 3 на седьмом такте, счи-, тая с момента прихода первой ошибки, с задержкой, необходимой для того, чтобы информация, поступившая на седьмом такте, успела записаться в ре гистр сдвига 1 О. Одновременно данный сигнал, поступая на й-входК 5-триггера 6, объединенный со входом установки нулевого состояния счетчика 4, запрещает прохождение тактовых 30 импульсов через элемент И 15 на вход управления коммутатора 9 й устанавливает счетчик 4 в нулевое состояниер Следовательно, на регистратор 5 на первом, третьем, пятом тактах тактовой частоты дискретного канала связи, считая с момента прихода первой ошибки, будут считаны три разряда десятичной информации со счетчика 4 ,сотни, десятки, единицы) с единицей в восьмом разряде, являющейся признаком десятичной информации, а на седьмом такте - семиразрядная двоичная информация с регистра сдвига 10. 4 Таким образом, моменты считывания инФормации на регистратор следуют не на каждом такте передачи в дискретном канале связи,а через такт через. два периода тактовой частоты дискретного канала связи), поэтому для регистрации информации о потоке ошибок без потерь тактовая частота в канале связы может быть в два раза выше частоты сигналов синхронизации регистра-тора, по которым производится прием информации на регистратор,Если на восьмом такте, считая с момента прихода первой ошибки, появляет 75 6: ся сигнал с блока 1, то 5-триггер 7остается в единичном состоянии, элемент И 14 закрыт сигналом с инверсного выхода Ю-триггера 7, счетчик 4и К 5-триггер 6 - в нулевом состоянии.Сигналом с прямого выхода 5-триггера 6 элемент И 15 закрыт, поэтомусигналы на вход управления коммутатора 9 не поступают (т.е. считываниепоказаний десятичного счетчика непроисхОдит), и на регистратор 5 ещечерез семь тактов сигналом с выходаформирователя через блок 13 ключей срегистра сдвига 1 О считывается следующая семиразрядная двоичная последовательность, Считывание семиразряднойдвоичной последовательности с регистра сдвига 1 О продолжается до тех пор,пока на (7 +1)-вом .такте (где 1=1,2,3,) не появится безошибочный символ (т.е, сигнал 1 Ошибка" отсутствует)В этом случае формирователь 3 насвоем другом выходе выдает сигнал,устанавливающий К 5-триггер 7 в нулевое состояние. В 5-триггер б остаетсяв нулевом состоянии (т.е. на инверсном выходе В 5-триггера 7, подклоченного к 5-входу Ю-триггера 6, происходит переход из "О" в ), и элемент И 15 закрыт.Потенциалом с инверсного выходаВ 5-триггера 7 элемент И 14 открывается, к ка счетный вход счетчика 4 поступают тактовые импульсы, фиксируячисло элементов до следующей ошибки.С приходом сигнала "Ошибка" вышеописанный цикл измерения повторяется.Так как в реальных каналах связи длины безошибочных интервалов могут быть значительно больше, чем длина, фиксируемая счетчиком 4, то во избежание потерь информации о потоке ошибок счетчик 4 при достижении его максимально возможного состояния, аименно "999", выдает сигнал переполнения, поступающйй через элементИЛИ 8 на 5-вход К 5-триггера 7 и на второй вход формирователя 3. В этомслучае сигнал переполнения счетчика 4 аналогичен сигналу "Ошибка", поэтому устройство работает так же, как по приходе сигнала "Ошибка", т.е. по первому, третьему, пятому тактам, считая с момента прихода сигнала переполнения. На регистраторе 5 фиксируются показания десятичного счетчика ("999") с признаком десятичной информации - единицей в восьмом разряде, а на седьмом такте считывается двоичная информация из регистра сдви га 10.Таким образом, предложенное устройство позволяет без потерь производить регистрацию потока ошибок, поступающего со скоростью, в два раза превышающей скорость регистрации ошибок известным устройством.Формула изобретенияУстройство для обнаружения и ре" гистрации ошибок дискретного. канала связи, содержащее счетчик, элемент ИЛИ, блок ключей, блок обнаружения ошибок, первый выход которого соединен с одним входом формирователя, последовательно соединенные блок промежуточной памяти, регистратор и блок управления, один выход которого соединен с другим входом регистратора, а другие выходы соединены с входами блока промежуточной памяти, о т л ич а ю .щ е е с я тем, что, с целью повышения скорости регистрации потока ошибдк, введены два элемента И, два Йб-триггера, блок элементов ИЛИ, коммутатор и регистр сдвига, причем первые входы элементов И соединены с первым выходом блока обнаружения ошибок, второй выход которого соединен с первым входом элемента ИЛИ, второй. вход которого соединен с выходомсчетчика и с одним входом регистра сдвига, другой вход которого соединен с первым выходом блока обнаружения ошибок, а выходы через блок ключей соединены с одними входами блока элементов ИЛИ, другие входы которого через коммутатор соединены с выходами счетчика, первый вход которого соеди О нен с выходом первого элемента И, авторой вход - с одним выходом формирователя, соединенным также с соответствующим входом блока ключей и Й-входом первого ЙЬ-триггера, Ъ-вход 1 Ю которого соединен с выходом второгоЮ-триггера, соединенным также со вторым входом первого элемента И, выход элемента ИЛИ соединен с Ь-входом второго Й 5. -триггера и другим 20 входом формирователя, другой выходкоторого соединен с Й-входом второго йб-триггера, выход первого.й 5- триггера соединен со вторым входом второго. элемента И, выход которого соединен с соответствующим входом коммутатора, при этом выходы блока элементов ИЛИ соединены со входами блока промежуточной памяти. 30 Источники информации,принятые во внимание прн экспертизе 1.Авторское свидетельство СССР У 593320, кл, Н 04 Ь 1/10, 1974С,Шекма едакт ф лиал ППП Патент , г.ужгород,ул.Проектная,4 Заказ 6636 54 Тир ВНИИПИ Государст по делам изоб 113035, Москва698 нного комите тений и откр Ж, Раушск одписноеСССРйнаб., д М