Микропрограммное устройство управления

Сюз Советских Социалистических Республик(23) Приоритет Государственный комнтет СССР ло аелам нзобретеннй н открытнй(72) Авторь Ткаченко, В.С. Харчен и Г.Н. Тимоньки из н Харьковское высшее военно им. Маршала Советского кома юза 71) Заявител 4) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИ 1 О Изобретение относится к вычислительной технике и может быть использовано для построения высокопроизводительных ЭВМ и управляющих систем.Известно микропрограммное устройство управления, содержащее блок памяти микропрограмм, блок проверки условий, регистры адреса, элемент И и триггер 11 .Недостатком известного устройства являются ограниченные функциональные возможности, обусловленные невозможностью полезной реализации времени ожидания при выполнении основной микропрограммы работы.Наиболее близким,по технической сущности к предлагаемому изобретению является микропрограммное устройство управления, содержащее блок памяти микропрограмм, блок проверки условий, триггер управления, элемент И, два регистра адреса 21.Недостатком известного устройства являются ограниченные функциональные возможности, которые обусловлены невозможностью реализации управления упорядоченными по времени использования результатов микропрограммами, Это приводит к сужению области применения устройства. Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения возможности реализации как неупорядоченных, так и упорядоченных по времени использования результатов микропрограмм,Эта цель достигается тем, что в микропрограммное устройство управления, содержащее два регистра адреса, выходы которых соединены с соответствующими входами блока памяти микропрограмм, первый информационный выход которого является выходом устройства, адресный выход блока памяти микропрограмм соединен с первым входом блока проверки условий, первый управляющий выход которого соединен с единичным входом триггера.управления, нулевой вход которого является первым входом устройства, единичный выход триггера управления соединен с первым входом первого элемента И, выход которого соединен с первым управляющим входом второго регистра адреса, введены третий регистр адреса, регистр логических условий, шифратор, схема сравнения, элементы И, ИЛИ, причем первый вход :хемы сравнения соединен с выходом гретьего регистра адреса и с первымвходом второго элемента И, выход которого соединен с информационнымвходом второго регистра адреса, второй вход схемы сравнения соединен свыходом первого регистра адреса, выход схемы сравнения соединен с первым входом третьего элемента И и спервым входом первого элемента ИЛИ,второй вход третьего элемента Исоединен с выходом второго регистра3адреса, второй вход первого элементаИЛИ соединен с вторым управляющимвыходом блока проверки условий, второй вход которого соединен с выходомвторого элемента ИЛИ, первый входкоторого является вторым входом устройства, второй вход нторого элементаИЛИ через шифратор и регистр логических условий соединен с вторым информационным выходом блока памяти микропрограмм, информационный выход блокапроверки условий соединен с вторымвходом первого элемента И и первымвходом четвертого элемента И, второйвход которого соединен с нулевым выходом триггера управления и с первымуправляющим входом первого регистраадреса, выход четвертого элемента Исоединен с вторым управляющим входомпервого регистра адреса, выход первого элемента ИЛИ соединен с вторымвходом второго элемента И и с первымвходом пятого элемента И, второй входкоторого является третьим входомустройства, единичный выход триггерауправления соединен с вторым управляющим входом второго регистра адреса, выход третьего элемента И соединен с информационным входом первого регистра адреса, выход пятогоэлемента И соединен с входом третьегорегистра адреса,Введение новых элементов и связейпозволяет при реализации произвольных параллельных микропрограмм реализовать дисциплину функционированияс учетом всех возможных вариантонвзаимного состояния основной и параллельной микропрограмм, которые возникают в процессе их взаимодействия,и особенно, к моменту возникнонениянеобходимости использования н основной микропрограмме результатон работы микроподпрограммы.На Фиг, 1 приведена функциональная схема устройства; на фиг.2функциональная схема блока проверкиусловий,1 Устройство содержит третий нход 1,пятый элемент И 2, третий регистр 3адреса, второй элемент И 4, второйрегистр 5 адреса, третий элемент И б,блок 7 памяти микропрограмм, ныход8 устройства, регистр 9 логическихусловий, шифратор 10, второй вход11 устройства, второй элемент ИЛИ 12,схему 13 сравнения, первый регистр14 адреса, блок 15 проверки условий,перныи вход 16 устройства, триггер 5 10 15 20 25 30 35 40 45 50 55 ЬО 65 17 управления, первый элемент ИЛИ 18,первый элемент И 19, четвертый элемент И 20.Блок 15 (фиг.2) содержит первыйдешифратор 21,предназначенный длявыработки сигнала начала ожиданияна первом управляющем выходе 22 покоду соответствующих логическихусловий, блок 23 элементов И, предназначенных для анализа логическихусловий, блок 24 элементон ИЛИ,предназначенных для формирования адресаочередной микрокоманды на основеинформации о косвенном значении адреса очередной микрокоманды и кодемодификации, который поступает свыхода блока 23 элементов И,информационный выход 25, с которого выдается адрес очередной микрокоманды,второй дешифратор 26, предназначенныйдля формирования соотнетствующегосигнала на втором управляющем выходе27 на основе анализа кода логических услоний,На первый вход 16 устройства поступает сигнал окончания режима ожидания; на второй вход 11 - сигналы логических условий, на третий вход 1начальный адрес параллельной микроподпрограммы.По окончании каждой параллельноймикроподпрограммы н регистр 9 записывается соответствующий код,которыйшифратором 10 преобразуется в кодлогических условий, являющихся признаком окончания микроподпрограммы,Схема 13 .сравнения в процессеработы устройства производит сравнение текущего адреса А основноймикропрограммы, поступающего с выхода регистра 14 с начальным адресом Ан параллельной микропрограммы,хранящимся в регистре 3, В регистре5 хранится текущий адрес параллельноймикропрограммы. Схема 13 вырабатывает сигнал на выходе в случае равенства А 1 о и АнПо информационным входам н регистры 3,5 и 14 записываются коды адресов, а по управляющим входам в регистры 5 и 14 поступают сигналы разрешения записи в соответствующийрегистр.В блоке 7 памяти хранятся микрокоманды основной микропрограммы имикроподпрограммы. С выхода 8 подаются сигналы микроопераций управления, С второго информационного ныходаблока 7 на регистр 9 записываютсяпризнаки окончания микроподпрограммы.С адресных выходов блока 7 н блок 15поступает косвенный адрес очередноймикрокоманды и код проверяемых логических условий,С первого управляющего выхода блока 15 на единичный вход триггера 17поступает сигнал начала режима ожидания основной микропрограммы,второго управляющего выхода блока 155 на вход первого элемента ИЛИ 18 поступает признак окончания реализациипараллельной микроподпрограммы.Триггер 17 предназначен для управления режимами работы устройства.На нулевой вход 16 триггера 17поступает сигнал окончания режимаожидания. Нулевое состояние триггера17 соответствует режиму функционирования по основной микропрограмме, ав единичном состоянии триггера реализуется режим ожидания основной микропрограммы, в котором работает однаиз параллельных микроподпрограмм,Рассмотрим работу устройства,Все микропрограммы, реализуемыеустройством, состоят из микроподпрограмм, которые могут в принципевыполняться в процессе выполнения основной микропрограммы, Однако в целяхповышения производительности и быстродействия системы, которой управляет 20устройство, предусмотрено выполнениепараллельных микроподпрограмм в режимах ожидания основной микропрограммы. При этом параллельно микроподпрограммы могут быть как упорядоченными во времени использованиярезультатов, так и неупорядоченными.Рассмотрим функционирование устройства при реализации упорядоченных повремени использования результатов 30основной и параллельной микроподпрограмм, поскольку функциональная реализация неупорядоченных микропрограмм является частным случаем реализации неупорядоченных микропрограмм.,Основным режимом функционирова 35ния устройства является реализацияосновной микропрограммы. При этомтриггер 17 находится в нулевом состоянии. В регистрах 3 и 5 хранятсяначальный адрес очередной микроподпрограммы, которая реализуетсяпараллельно с основной микропрограммой. При реализации основноймикропрограммы адрес очередной микрокоманды записывается в регистр 14, 45который поступает в блок 7 памяти.С выхода 8 считываются сигналы микроопераций, с адресных выходов на блок.15 поступает косвенный адрес очередной микрокоманды, который через открытый элемент И 20 поступает на входрегистра 14. При ветвлсниях основной микропрограммы кол проверяемыхлогических условий с блока 7 поступает на вход блока 15, на второй входкоторого со входа 11 устройствачерез элемент ИЛИ 12 поступают сигналы проверяемых логических условий,которые формируют адрес очередноймикрокоманды основной микропрограммы.При необходимости перехода в режим ожидания ло соответствующим логическим условиям блоком 15 вырабатывается сигнал, который устанавливаеттриггер 17 в нулевое состояние.Триггер 17 сигналом с единичного выхода 65 о 1 крывает элемент И 19 и разрешает работу регистра 5 и запрещает реализацию основной микропрограммы, текущий адрес которой запоминается в регистре 14, При этом регистр 5 считывает с блока 7 памяти микрокоманду. Далее устройство функционирует аналогично режиму основной микропрограммы.Если в режиме ожидания микропод. программа выполнится полностью, то она в последней своей микрокоманде вырабатывает признак окончания,который записывается в регистр 9 и хранится в нем.Одновременно с второго управляющего блока 15 выдается сигнал окончания параллельной микроподлрограммы, который через элемент ИЛИ 18 открывает элемент И 2, И 4. При этом начальный адрес очередной параллельной микроподпрограммы со входа 1 устройства через элемент И 2 записывается в регистр 3, а с него через элемент И 4 в регистр 5 и далее, Если режим ожидания не закончился, продолжается реализация параллельной микролодпрограммы с введенного нового начального адреса.Если в процессе выполнения параллельной микроподпрограммы с входа 16 устройства поступает сигнал окончания режима ожидания, то триггер 17 устанавливается в нулевое состояние, задающее режим функционирования ло основной микропрограмме, начиная с адреса, хранящегося в регистре 14. Одновременно в регистре 5 запоминается адрес очередной микрокоманды параллельной микролодпрограммы, с которой следует начать работу в очередном режиме ожидания основной микропрограммы.Если в процессе реализации основной микропрограммы по логике реализуемого процесса управления возникает необходимость в использовании результатов работы (реализации) параллельной микроподпрограммы, начиная с А-ой микрокоманды основной микропрограммы, то в (А,)-ой микрокоманде основной микропрограммы вырабатывается сигнал логических условий проверки окончания соответ:твующей микроподпрограммы, По этому сигналу производится блоком 15 проверка логических условий окончания микроподпрограмм, поступающих с выходов шифратора 10 через элемент ИЛИ 12. Если соответствующая микроподпрограмма реализована, то в (А,1)-ои микрокоманде блоком 15 организуется переход к микрокоманде основной микропрограммы, следующей за данной параллельной микроподлрограммой,Если же данная параллельная микроподпрограмма не реализована полностью, то в (А)-ой микрокомаиде срабаты. вает схема 13 сравнения.По сигналу схемы 13 открывается элемент И 6, через который в регистр 14 с регистра 5 переписывается адрес микрокоманды, на которой было прервано выполнение параллельной микро- подпрограммы. Одновременно по сигналу схемы 13 через элемент ИЛИ 18 разрешается запись начального адреса очередной параллельной микроподпрограммы, как было описано. После этого устройство продолжает реализа-. цию параллельной микроподпрограммы в режиме основной микропрограммы с адреса, записанного в регистр 14. После окончания реализации данной микроподпрограммы устройство продолжает функционирование по основной микропрограмме.При реализации устройством неупорядоченных по времени использования результатов микропрограмм основная микропрограмма реализуется независимо от параллельных микроподпрограмм. Поэтому не возникает необходимости в выработке и проверке логических условий окончания параллельных микро- подпрограмм и использования результатов, а также продолжения микроподпрограммы в режиме основной микропрограммы, Схема 13 сравнения в таком режиме не срабатывает, так как начальные адреса всех параллельных микроподпрограмм в этом случае превосходят адрес конечной микрокоманды основной микропрограммы.Таким образом, введение указанных новых элементов и связей позволяет реализовать в предлагаемом устройстве параллельные процессы с произвольным отношением упорядочения по времени использования результатов,Формула изобретенияМикропрограммное устройство управления, содержащее два регистра адреса, выходы которых соединены с соответствующими входами блока памяти микропрограмм, первый информационный выход которого является выходом устройства, адресный выход блока памяти микропрограмм соединен с первым входом блока проверки условий, первый управляющий выход которого соединен с единичным входом триггера управления, нулевой вход которого является первым входом устройства, единичный выход триггера управления соединен с первым входом первого элемента И, выход которого соединен с первым управляющим входом второго регистра адреса, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональ-ных возможностей за счет обеспечениявоэможности реализации как неупорядоченных, так и упорядоченных по вре мени использования результатов микропрограмм, в него введены третий регистр адреса, регистр логическихусловий, шифратор, схема сравнения,элементы И, ИЛИ, причем первый входсхемы сравнения соединен с выходомтретьего регистра адреса и с первымвходом второго элемента И, выход которого соединен с информационным входом второго регистра адреса, второйвход схемы сравнения соединен с вы ходом первого регистра адреса, выход схемы сравнения соединен с первым входом третьего элемента И и спервым входом первого элемента ИЛИ,второй вход третьего элемента И сое динен с выходом второго регистраадреса, второй вход первого элемента ИЛИ соединен с вторым управляющим выходом блока проверки условий,второй вход которсго соединен с вы ходом второго элемента ИЛИ, первыйвход которого является вторым входом устройства, второй вход второгоэлемента ИЛИ через шифратор и регистрлогических условий соединен с вто- .рым информационным выходом блока памяти микропрограмм, информационныйвыход блока проверки условий соединенс вторым входом первого элемента И ипервым входом четвертого элемента И,второй вход которого соединен с нулевым выходом триггера управленияи с первым управляющим входом первого регистра адреса, выход четвертогоэлемента И соединен с вторым управляющим входом первого регистра адре са, выход первого элемента ИЛИ соединен с вторым входом второго элемента И и с первым входом пятогоэлемента И, второй вход которогоявляется третьим входом устройства, 45 единичный выход триггера управлениясоединен с вторым управляющим входомвторого регистра адреса, выход третьего элемента И соединен с информационним входом первого регистра ад реса, выход пятого элемента И соединен с входом третьего регистра адреса.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРМ 437072, кл, С 06 Г 9/12, 1972.2. Авторское свидетельство СССРМ 643874, кл. С 06 Г 9/16, 1979857995 фиг. 1 оставитель Г. Пономареваехред Ж, Кастелевич Кор тор М. Коста Редактор П. Ортутай Закаэ 7245/79 филиал ППП "Патент", г. Ужгород, ул. Проектная,4 Тираж 745 ВНИИПИ Государственно по делам иэобретени 113035, Москва, Ж, РаПодписноекомитета СССРи открытийская наб д. 4/5