Преобразователь угла поворота валав код

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиииСоциалисти(ескикРеспублии щ 842895(22)Заявлено 19,07,79 (21) 2792631/18-24 с присоелинением заявки И Гесударстееииый комитет СССР по делам изобретеиий и открытий(53) УДК 681. . 325 (088. 8) Дата опубликования описания 07, 07. 81(54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД. Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством,Известны преобразователи угла, содержащие генератор импульсов,.подклю ченный через последовательно соединен-, ные делитель частоты и фильтр к фазовращателям точного и грубого отсчета, выходы которых через компараторы подключены к блокам синхронизации, другие входы которых соединены с выходом генератора импульсов, а выходы подключены к управляющим входам блоков элементов И, другие входы которых соединены с выходами разрядов делителя частоты, а выходы подключены к регистру, выходы регистра подключены к блоку согласова- ния отсчета 13 .Недостаток таких устройств - их сложность, вызванная необходимостью введения блока согласования отсчетов. 2Другие известные преобразователи содердат блок питания, подключенный к фазовращателям, выходы которых через.компараторы подключены .к коммутаторам каналов, управляющие входы которых соединены с блоком управления, а выходы коммутаторов подклю - чены к блоку формирования кода грубого и точного отсчета, состоящего из генератора импульсов, триггеров, счетчиков, регистра и элементов И ь 23.Недостатком данных устройств также является их сложность.Наиболее близок к предлагаемому преобразователь угла поворота вала в код, содержащий генератор импульсов, подключенный ксчетному входу. первого триггера, одному входу элемента И и через элемент задержки к управляющему входу первого блока син хронизации, выход первого триггера через последовательно соединенные делитель частоты и фильтр подключены к фазовращателям грубого и точного3 8428 отсчетов, выходы которых подключены к соответствующим компараторам, выходы которых подключены к блокам синхронизации выходы разрядов делителя частоты подключены к первому и второму 5 блокам элементов И, управляющие входы которых соединены с выходами соответствующих блоков синхронизациь, а выходы подключены к регистру, выход первого триггера подключен к одному . 10 входу элемента ИЛИ, другой вход которого соединен с выходом второго триггера , а выход подключен кдругому входу элемента И, выход элемента И подключен к управляющему входу вто Бьрого блока синхронизации, выход которого подключен к одному входу второго триггера, другой вход которого соеди нен с одним выходом первого блока элементов И Г 31. 20Недостаток этого устройства - возможная погрешность при считывании сначала кода грубого; а затем точного отсчета, При этом код грубого отсчета может быть сформирован без со З ответствующей коррекции и содержать погрешность. Цель изобретения - .повышение точности преобразователя.Поставленная цель достигается тем что в преобразователь угла поворота вала в код, содержащий генератор импульсов, подключенньм к счетному входу первого триггера, одному входу элемента И.и через элемент задержки к управляющему входу первого блока синхронизации, выход первого триггерами через последовательно соединенные делитель частоты и фильтр подключены 4 к фазовращателям грубого и точного отсчетов, выходы которых подключены к соответствующим компараторам, выходы разрядов делителя частоты подключены к первому и второму блокам элементов И, управляющие входы которых соединены с выходами соответствующих блоков синхронизации, а выходы подключены к регистру, выход первого триггера подключен к однОму входу элемента ИЛИ, другой вход которого соединен с выходом второго триггера, а выход ,подключен к другому входу элементаИ;. выход элемента И подключен к управляющему входу второго блока синхронизации, выход которого подключен к одному входу второго триггера, другой вход которого соединен с одним выходом первого блока элементов И, вве 95 адены два триггера, четыре элемента И,дифференцирующий элемент, одни входывторого и третьего элементов И соединены с выходами первого и второгокомпараторов, а выходы подключенык первому и второму блокам синхронизации, выходы которых подключены кодним входам третьего и четвертоготриггеров, одни выходы третьего ичетвертого триггеров подключены кодним входам четвертого и пятого элементов И, к другим вхадам которыхчерез дифференцирующий элемент подключен выход делителя частоты, а выходы четвертого и пятого элементов Иобъединены и подключены к другим входам третьего и четвертого триггеров,выходы третьего триггера подключенык другим:входам второго и третьегоэлементов И соответственно. Структурная схема предлагаемого преобразователя представлена на чертеже.Преобразователь угла поворота вала в код содержит генератор 1 импульсов, подключенный к счетному входу первого триггера 2, одному входу элемента И 3 и через элемент 4 .задержки к управляющему входу первого блока 5 синхронизации, выход триггера 2 через последовательно соединенные делитель 6 частоты и фильтр 7 подключены к фаэовращателям 8 и 9 грубого и точного отсчетов, выходы которых подключены к соответствующим компараторам 1 О и 11,выходы разрядов делителя 6 частоты подключены к первому и второму блокам 12 и 3 элементов И, управляющие входы которых соединены с выходами соответствующих блоков 5 и 14 синхрони.с зации, а выходы подключены к регистру 15, выход триггера 2 подключен к одному входу элемента ИЛИ 16, другой вход которого соединен с выходом триггера 17 , выход подключен к другому входу элемента И 3, выход элемента 3 подключен к управляющему входу блока 14 синхронизации, выход которого подключен к одному, входу триггера 17, другой вход которого соепинен с одним выходом блока 12 элементов И, один вход второго и третьего элементов И 18 и 19 соединены с выходами компараторов 11 и О, а выходы подключены к. блокам 5 и 4 синхронизации, выходы которых подключены к одним входам триггеров 20 и 21, одни выходы триггеров 20 и 21, подключены к одним5 8428 входам элементов И 22 и 23, к другим входам которых через дифференцирующий элемент (не показан) подключен выход делителя 6 частоты, а. выходы элементов 22 и 23 объединены и подклю-чены к другим входам триггеров 20 и 21, выходы триггера 20 подключены к другим входам элементов 18 и 19 со" ответственно.Устройство работает следующим образом.Сигнал с выхода генератора 1 поступает на счетный вход триггера 2 через элемент 4 задержки на вход блока 5 синхронизации точного отсчета и на д первый вход элемента 3, Выход триггера 2 подключен к делителю 6 частоты. На выходе триггеров делителя 6 формируются прямоугольные импульсы, которые поступают на вход блоков 12 щ и 13.Прямоугольный сигнал с выхода последнего триггера делителя частоты поступает.на вход фильтра 7, который формирует синусоидальное напряжение. И Кроме того, сигнал с последнего триггера делителя поступает на дифференцирующий элемент, который формирует импульсы и момент перехода этого триггера из состояния "1" в состояние "07 зоСигнал с выхода фильтра 7 поступаетна входы фазовращателя 8 и 9, с выходов которых на входы компараторов 10 и 11 поступает синусоидальное напряжениесдвинутое по фазе относительно входного на угол, пропорциональный углу поворота вала фазо- . вращателей. В момент перехода синусоиды напряжения через нуль на входе ,компараторов 10 и 11 формируются им пульсы, поступающие на входы элемен:тов .И 18 й 19,Так как по окончании предыдущего преобразователя. триггер 20 установлен в положение, при котором на его нервом: выходе имеется разрешающий, а на вто-ром запрещающий сигнал, то элемент И, 18 открыт, а элемент 19 закрыт. Фазовый импульс точного отсчета через элемент.И 18 поступает на вход блоВ ка 5 синхронизации точного отсчета, который для исключения неопределеннос" ти считывания имеет управляющий вход, Считывающий импульс на выходе блока 5 синхронизации появляется только в случае, когда на двух входах этого блока присутствуют входные сигналы, т,е, фаэовые импульсы и задержанные эле" 95 фментом 4 импульсы с генератора 1.,Сигнал с выхода блока 5 поступает науправляющий вход блока 12 элементов И,на выходе которого формируется кодточного отсчета, который записываетсяв регистр 15. Кроме того, значениекода старшего разряда запоминаетсятриггером 17 и служит информациейдля сопряжения точного:и грубого отсчетов. Импульс с выхода блока 5 меняет состояние триггера 20, вследствиечего элементы И 19 и 22 открываются, аэлемент И 18 закрывается.Фазовый импульс грубого отсчетачерез открывшийся элемент И 19 поступает на вход блока 14 синхронизациигрубого отсчета, на управляющий входкоторого поступают сигналы с элемента И 3,Для согласования точного и грубогоотсчетов фазовый импульс грубого отсчета сдвигается при настройке фазовращателя 8 в сторону опережения от фазового импульса точного отсчета навеличину, равную 1/4 кванта младшегоразряда грубого отсчета,В случае, если код старшего разряда точного отсчета равен "1", фазовый импульс сигнала грубого отсчета,сдвинутый прн настройке в сторонуопережения, непосредственно используется для списывания кода грубого отсчета. Для этого с выхода триггера 17, который запомнил кодстаршего разряда точйого отсчета, подается через элемент .ИЛИ 16 разрешающий потенциал, которыйпоступает на второй вход элемента И 3,на первый вход которого поступают син".хронизирующне .импульсы генератора 1.оВ момент совпадения фазового импульсагрубого отсчета и управляющего импульса на выходе блока 14 появится импульссчитывания, когда все переходные про,1цессы делителя 6 частоты закончены,При этом на выходе блока 13 элементовИ формируется код грубого отсчета, соответствующий положению вала преобразо"вателя,Если код старшего разряда точногО отсчета равен 10", то фазовый импульс грубого отсчета должен быть сдвинут . в сторону запаздывания от нулевого положения фазовращателя. Для этого с выхода триггера 17, который находит". ся в положении "0", поступает запрещающий потенциал на элемент ИЛИ 16, Оа выходе элемента ИЛИ 16 формируютсяОпрямоугольные импульсы, совпадающиес выходными импульсами триггера 2.Прямоугольные импульсы с выходаэлемента ИЛИ 16 и синхронизирующиеимпульсы генератора 1 поступают на вхо ды элемента И 3. В результате проиаходит временной сдвиг фазового импульса грубого отсчета в сторону запаздывания, На выходах блока 13 формируется код грубого отсчета, который переписывается в регистр 15.Импульс с выхода блока 14 устанавливает в "0" триггер 17 и переключаеттриггер 21, который открывает элементИ 23, а также сигнализирует об окончании преобразования по точному и грубому отсчетам,После окончания цикла преобразования в момент перехода делителя 6 частоты из состояния все единицы в 201 Ф 11состояние все нули на выходе дифференцирующего элемента появляетсяимпульс, который проходит черезоткрытый элемент И 23 и переключаеттриггер 20 и 21, закрывая элементы И19, 22 и 23 и открывая элементы И 18,На этом преобразование двухотсчетногоканала заканчивается, а элементы И18, 19, 22 и 23, триггеры 20 и 21 находятся в исходном состоянии и готовыдля следующего преобразования,В том случае, если фазовращатель8 грубого отсчета развернут на угол,меныпий, чем фазовращатель 9 точногоотсчета, импульс грубого отсчета появ-, З 5ляется раньше, чем импульс тбчногоотсчета, но он не пройдет на входблока 14, так как элемент 19 будетзакрыт. Только после прихода фазовогоимпульса точного отсчета и записи 40значения кода старшего разряда точного отсчета в триггер 17 фазовыйимпульс будет пропущен на вход блока 14.Таким образом, по сравнению с 45известным предлагаемый преобразователь исключает возможную погрешностьпри формировании кода грубого отсчета,формула изобретения 50Преобразователь угла поворота вала в код, содержащий генератор импульсов, подключенный к счетному входу первого триггера, одному входу элемента И и через элемент задержки к управляющему входу первого блока синхронизации, выход первого триггера через последовательно соединенные делитель частоты и фильтр подключенык фазовращателям грубого и точногоотсчетов, выходы которых подключены ксоответствующим компараторам, выходыразрядов делителя частоты подключенык первому и второму блокам элементовИ, управляющие входы которых соединены с выходами соответсвующих блоков синхронизации, а выходы подключены к регистру, выход первого триггера подключен к одному входу элемента ИЛИ, другой вход которого соединен с выходом второго триггера, а выход подключен к другому входу элемента И, выход элемента И подключен к управляющему входу второго блока синхронизации, выход которого подключен к одному входу второго триггера, другой вход которого соединен с одним выходом первого блока элементов И, о т л и .ч а ю щ и й с ятем, что, с целью повышения точностипреобразования, в него введены два триггера, четыре элемента И, диффе-. ренцирующий элемент, одни входы второго и третьего элементов И соединены с выходами первого и второго компараторов, а выходы подключены к первому и второму блокам синхронизации, выходы которых подключены к одним входам третьего и четвертого триггеров, одни выходы третьего и четвертого триггеров подключены к одним входамчетвертого и пятого элементов И, кдругим входам которых через дифференцирующий элемент подключен выход делителя частоты, а выходы четвертого и пятого элементов И объединены и подключены к другим входам третьего и четвертого триггеров, выходы третьего триггера подключены к другим входам второго и третьего элементовИ соответственно. Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР В 411623, кл, Н 03 К 13/20, 1974.2, Авторское свидетельство СССР У 537731, кл 0 08 С 9/04, 1975.3. Авторское свидетельство СССР Р 513367, кл, С 08 С 9/04, 1974 (прототип).842895 1 О.Макаренк Составитель А.СмирноРедактор Н,Бушаева Техред И. Асталош Кор аказ исное ент", г. Ужгород, ул, Проектна 09/65 ТирВНИИПИ Госуда по делам иаж 691 Подпственного комитета СССРобретений и открытийЖ, Раушская наб д, 4