Устройство для сопряжения

Союз Советския Социалистических Республик(22) Заявлено 090779 (21) 2792 б 97/18-24с присоединением заявки Мо(5 ЦМ. Кл,з 6 01 Р 3/04 Государственный комитет СССР по делам изобретений н открытий(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ Изобретение относится к вычисли -тельной технике и может быть использовано в многомашинных вычислительныхкомплексах для сопряжения ЗВМ междусобой и с каналами передачи данных.Известны устройства для сопряжения, содержащие буферное запоминающее устройство, в состав котороговходят регистры, группы элементов Иввода информации и группы элементовИ вывода информации,. распределительввода информации, распределитель вывода информации, регистр меток,сум-матор, схемы сравнения, регистры констант, узел управления 1,Недостаток этих устройств состоитв больших аппаратурных затратах.Наиболее близким к предлагаемомупо технической сущности является устройство для сопряжения, содержащееоперативное з апоминающее устройствос группой элементов И по числу разрядов регистров сдвига, реверсивныйтактовый распределитель, элемент задержки, триггер, формирователь импульсов сдвига, первые входы М-ойгруппы элементов И соединены с М-ымразрядом входной шины, выходы элементов И соединены с одноименнымиразрядами М-го сдвигающего регистра,вторые входы элементов И одноименныхразрядов всех групп подключены ксоответст вующим выходам реверсивноготактового распределителя, первыйвход которого соединен с выходомтриггера и входом Формирователя импульсов сдвига, выход которого соединен с шиной сдвига второй вход реверсивного тактового распределителясоединен с шиной синхронизации вводаи одним из входов элемента задержки,второй вход которого подключен к шинесинхронизации, а выход соединен спервым входом триггера, второй вход 15 которого соединен с шиной синхронизации вывода, В этом устройстве входнойкод поступает на входы элементов И,вторые входы которых уцравляютсясигналами с выходов реверсивного 20 распределителя. Сдвиг реверсивногораспределителя вправо осуществляетсясигналом Синхронизация ввода послеокончания записи в соответствующиеразряды регистров входного кода, 2 с Вывод информации происходит из последних разрядов регистров сдвига исопровождается сигналом Синхронизация вывода,который поступает на входтриггера. Триггер Формирует сигнал 30 сдвига влево для реверсивного распре 842772делителя и запускает формирователь в(мпульсов сдвига, который формирует сигнал, сдвигающий информацию, записанную в сдвиговых регистрах, на один разряд вправо. Устранение неопределенности при совпадении сигналов ф.синхронизация вводаиСинхронизация вывода осуществляется элементом задержки, который синхронизируется сигналом Синхронизациями и не пропускает сигнал "Синхронизация ввода на вход триггера в момент действия сигнала Синхронизация вывода 21.Недостатками этого устройства являются низкая скорость обмена информацией из-эа невозможности совмещения15 операций записи и считывания, низкая достоверность при передаче информации, так как отсутствие блокировки ввода-вывода может привести к переполнению регистра и к приему ложной ин формации принимающей машиной, а также сложность устройства из-эа необходимости создания специальных синхронизирующих сигналов.Цель изобретения - увеличение быстродействия и достоверность передачи информации.Поставленная цель достигается тем, . что в устройство, содержащее блок памяти, выполненный;на регистрах сдвига, реверсивный распределитель и элемент задержки, причем информационные выходы регистров сдвига являются соответствующими информационными выходами устройства, введены четыре элемента И-НЕ, элемент И и триггер дополнительного разряда реверсивного распре делителя, причем информационные входы Регистров сдвига являются соответствующими информационными входами устройства, входы синхронизиции сдни га соединены с входами синхронизации реверсивного распределителя и триггера дополнительного разряда реверсивного распределителя и выходом первого элемента И-НЕ, а входы 15 синхронизации записи соединены с входом синхронизации ввода устройства, входами синхронизации записи реверсивного распределителя и триггера дополнительного разряда реверсивного респределителя и первым входом второго элемента И-НЕ, вторым входом подключенного к первым входам первого и третьего элементов И-НЕ и входу синхронизации вывода устройства, упрацляющие входы разрядов регистров сдвига соединены соответственно с информационными выходами одноименных разрядов реверсивного распределителя, информационный выход последнего разряда и управляющий вход которого сое динены соответственно с информационными входом и управляющим входом триггера дополнительного разряда реверсивного распределителя, управляющим входом подключенного к выходу Я четвертого элемента И-НЕ, первый вход которого подключен к выходу третьего элемента И-НЕ, второму входу первого элемента И-НЕ и через элемент задержки к третьему входу первого элемента И-НЕ, выходом подключенного ко вторым входам четвертого и третьего элементов И-НЕ, выход которого и управляющий выход реверсивного распределителя подключены соответственно к первому и второму входам элемента И, выход которого является выходом разрешения вывода устройства, информационный выход триггера дополнительного разряда реверсивного распределителя соедин ен с выходом разрешени я ввода устройства и информационным входом реверсивного распределителя.На чертеже представлена блок-схЕ- ма устройства.Устройство содержит блок 1 памяти на регистрах 2 сдвига, реверсивный распределитель 3, триггер 4 дополнительного разряда реверсивного распределителя 3, второй 5, первый 6, третий 7 и четвертый 8 элементы И-НЕ, элемент И 9, элемент задержки 10, информационные входы 11 и выходы 12 устройства, входы разрешения ввода 13 и вывода 14 устройства, входы синхронизации 15 ввода и 16 вывода.Устройство работает следующим образомм.Перед началом работы все Разряды реверсивного распределителя 3, за исключением первого, находятся в нулевом состоянии, а в первом записана1 , поэтому на управляющие входы первых разрядов РегистРов 2 подается уровень логической1 , разрешающий запись информации в эти разряды по информационным входам, На управляющие входы всех остальных разрядов регистров 2 с выходов ре- версивного распределителя 3 подается уровень логического 0, разрешающий сдвиг информации, но запрещающий запись по информационным входам. С выхода дополнительного (последнего) разряда реверсивного распределителя 3(триггера 4) по выходу 13 в передающую машину подается сигнал, разрешающий ввод информации в устройство, Сигнал нулевого уровня с инверсного выхода нулевого разряда (управляющего выхода) реверсивного распределителя 3 через элемент К Э по выходу 14 запрещает вывод информации в принимающую машину. На вход 15 из передающей машины поступает уровень логического 0, поэтому на выходе И-НЕ 5 элемента задержки 10 и на втором и третьем входе элемента И-НЕ 6 имеются уровни 1, На вход 16 из принимающей машины подается уровень 1, в результате на выходе элемента И-НЕ 6 имеют уровень 0, который подается на вход элемента И-НЕ 8, обеспе 842772чивая на его выходе и на управляющих входах разрядов реверсивного распределителя уровень1 , разрешающий запись информации н них по информационным входам, Сигнал нулевого уровня с выхода элемента И-НЕ б подается5 также на вход элемента И-НЕ 7 и обеспечивает на его выходе уровень логической ф 1.Единичный импульс синхронизации ввода из передающей машины проходит на вход элемента И-НЕ 5, не изменяя уровня 1 на его выходе, так как на второй вход элемента И-НЕ 5 подан уровень 0. По заднему фронту импульса синхронизации ввода, поступающего на входы С 2 синхронизации записи, происходит запись информации в первые разряды регистров 2, так как на управляющих входах в них присутствует уровень1 , разрешающий 20 25 запись, и осуществляется сДвиг влевои реверсивном распределителе 3, таккак на управляющие входы всех егоразрядов с выхода элемента И-НЕ 8подается уронень, 1, разрешающийзапись информации, Поэтому после окончания импульса синхронизации ввода первый разряд реверсивного распределителя 3 переходит в состояниеф 0 и единичный сигнал с его инверсного выхода проходит на выход элемента И 9, так как на другом входе элемента И 9 действует сигнал единичного уровня с выхода элемента И-НЕ 7. Таким образом, после записи кода в первые разряды регистров 2 из передающей машины с выхода элемента И 9 н принимающую машину падается сигнал, разрешающий вывод информации, и1из первого разряда реверсивного распределителя 3 сдвигается в 40 его второй разряд, с выхода которого единичный уровень подается на входя управления вторых разрядов регистров 2, После окончания второго импульса синхронизации ввода происходит запись 45 кода с входом 11 но вторые разряды регистров 2, а 1, записанная во втором разряде реверсивного распределителя 3, сдвигается в его третий разряд, Следовательно, при приеме устройством сопряжения каждого параллельного кода по сигналуСинхро" ниэация ввода происходит сдвиг 1 ф в реверсивном распределителе 3 влево на один разряд. Так происходит до записи кода н последние разрядырегистров 2, когда 1 из предпоследнего разряда реверсивного распределителя сдвигается н его дополнительный разряд, В этом случае снимается сигнал разрешения ввода на вы ходе 12, что свидетельствует о заполнении всех регистров 2 блока 1 памяти.Принимающая ЭВМ при наличии сигналаРазрешение выводана выходе 65 14 с выхода элемента 19 может в любой момент начать считывать информацию из регистров 2 блока 1, подав на вход 16 импульс синхронизации нулево-, го уровня, Этот импульс поступает на вход элемента И-НЕ 6По переднему фронту этого импульса происходит считывание параллельного кода из первых разрядов регистров 2. При несовпадении но времени с импульсом синхронизации ввода импульс синхронизации вывода формирует на выходе элемента И-НЕ б импульс единичного уровня и равной ему длительностью, который подается на входы синхронизации сдвига С 1 каждого разряда всех регистров 2 и реверсивного распределителя 3. Поэтому по заднему фронту импульса с выхода элемента И-НЕ 6 происходит сдвиг информации на один разряд вправо но всех заполненных разрядах регистров 2, так как на управляющих входах этих разрядов действует сигнал нулевого уровня с выходов реверсивного распределителя 3, разрешающий сдвиг вправо. Одновременно поступает сигнал единичного уровня с выхода элемента И-НЕ 5, Поэтому на выходе элемента И-НЕ 8 формируется сигнал нулевого уровня, который подается на входы управления всех разрядов реверсивного распределителя 3, разрешая тем самым сдвиг вправо. Поэтому по заднему фронту сигнала с выхода первого элемента И-НЕ 6 проходит сдвиг 1 н предыдущий разряд реверсивного распределителя. Окончание сигнала нулевого уровня на выходе элемента И-НЕ 8 происходит позднее окончания импульса на выходе элемента И-НЕ 6 на время задержки сигнала элементоМ И-НЕ 8, что обеспечивает надежный ,сдвиг вправо.Таким образом, несовпадение импульсов 1 Синхронизация ввода и Синхронизация вывода продвигает 1 н реверсивном распределителе 3 и информацию в регистрах 2 на один шаг вправо до тех пор, пока эта1 занесется в первый разряд реверсивного распределителя, В этом случае на выходе элемента И 9 появляется уровень, снимающий на выходе 14 сигнал Разрешение вывода.В случае совпадения во времени импульсон синхронизации вывода и синхронизации нвода на выходе элемента И-НЕ 5 формируется сигнал нулевого уровня, который поступает на второй вход элемента И-НЕ б, и через нремя, определяемое элементом задержки б, на третий вход элемента И-НЕ 6. Одновременно сигнал нулевого уровня поступает на вход элемента И-НЕ, 8, поддерживая на его выходе единичный уровень, который подается на входы управлений каждого реверсивного распределителя, разрешая тем самим режим сдвига влево. Время задержки в эле(прототип), Формула изобретения менте задержки б выбирается В эавиримости от времени переходных процессов в регистрах 2 и в реверсивномраспределителе 3 и длительностисигнала Синхронизация ввода навходе 15. Очевидно, что в случае5совпаде ни я во времени импульсовСинхронизация ввода и Синхронизация вывода задний отрицательный Фронт сигнала на выходе элементаИ-НЕ б Формируется не ранее чем че(Орез время задержки элемента 10 т после окончания импульса синхронизацияввода. Поэтому в этом случае независимо происходит запись информации из передающей машины в соответстВующие разряды регистров 2 и вывод 5информации из первых разрядов Регист -роз 2 В принимающую машину (по переднему Фронту импульса синхронизациивывода), При этом по заднему фронтуимпульса ттСинхронизация ввода происходит сдвиг т 1 т а один разрядВлево в реверсивном распределителе3 и через время, болызее Времени задержки на элементе 10, Формируетсязадний фронт сигнала. а. Выходе элемента И-НЕ, 6, по которому происходитсдвиг информации в регистрахи1В реверсивном Расгределителе3 на один разряд Вправо. Если импульсСинхронизация выводазаканчи -3 юВаЕтСЯ Раизыс, Ч"М СИГНаг. С ВЫХОДаэлемента задержки 10, то -. - .еле егоОКОН Чаитт Я тт 1 ЗЫХОьэ ЭдгМЕт т а И - Н РФормирует з сигнал нулес. - Уро .кс топ;-.й чесез -.;Вектен. . : т ;-т. - ,тОРНСГС ВЗОДа оптой:.От.И:-;тт ОРМацИИ,Таким ОбРэзом применение г,оп з-; НЛ ". "аЕ МО Г О у С Т р ОЙ С Т тт а ПО 3 В О я Е т О р Г а "изовать обмен информации гтрк любсмс-отношении скоростей работы передаюВ.ей и принимающей машин, Быстродсйствие устройства определяется быстро,цействием применяемой элементной базы, Для сз,.его функционирования устройство 1 те требует создания специальНых СинхтОНИЗирттюших импттльсОВ 1 чтОпозволяет сопрягать универсальныевыпускаемые протытпенностью ЭВМт ко торые,как правило,гри выводе ин 4 ормации выдают только сдин импульс сопровождения информации, Кроме того,устройство, обеспечивает Высокую на-.дежность неискаженной передачи информации при относительно небольшой слоя"ностй и объеме оборудования. Устройство для сопряжения, содержащее блок памяти, выполненный на регистрах сдвига, реверсивный распределитель и элемент задержки, причем информационные выходы регистров сдвига являются соответствующими информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, В него введены четыре элемента И-НЕ элемент И и триггер дополнительного разряда реверсивного распределителя, причем информационные входы регистров сдвига являются соответствующими информационными входами устройства, входы синхронизации сдвига соединены с входами синхронизации реверсивного распределителя и триггера дополнительного разряда реверсивного распределителя и Выходом первого элемента И-Н) а выходы синхронизации записи соеди - иены с входом синхроизации ввода устройства, входами синхронизации записи реверсивного распределителя и триггера. дополнительного разряда реверсивного распределителя и перВым входом второго элемента И-НЕ, вторым Входом подключенного к первым Входам первого и третьего элементов И-НЕ и входу синхронизации зь 1 зода устройства, управляющие входы разря - доз регистров сдвига соединены соотз тс. вено с информационными выходамн одноименных разрядоз реверсивного ;аспределителя, информационный выход последнего разряда и управляющий вход которого соединены соотзетст - з."-.н;-;о с информациоьтм входом и упРазляюш:.:.м вхогом триггера дополни- толього разряда р.Версивпого расп- редеГ ителя, упраВляющим ВХОдОм подключеного к Выходу четвертого элеНЕ, первый вход которого подключен к выходу третьего элемента И - НЕ, ЗтОтОМ; ВХОд 1 ПЕРВОГО ЭЛЕМЕНта И-НЕ и через элемет задержки к третьему Входу первоо элемента И-НЕ,зыхо- ДОМ ПОДКЛЮЧЕОГО т:О ВТОРЫМ ЗХОДаМ четзертото и третьего элементов И-НЕ выход которого и управляющий выход реверсивного распределителя подключены соответственно к первому и Второму входам элемента И, выход которого является выходом разрешения вывода устройства, информационный выход триггера дополнительного разряда реверсивного распределителя соединен с Выходом разрешения ввода устройства и информационным входом Реверсивногс распределителя. Источники информации,принятые во внимание при экспертизе