Резервированное многоканальное устройство для формирования тактовых импульсов

67764 ЗО 40 50 55 3 7 синфазной работы целителей, Затем, ког-да сработают мажоритарный элемент (после перевоца триггера памяти в единичное состояние цругого канала) и формирователь одиночного импульса, произойдет синфазирование работы делителей частоты разных каналов, однако временная диаграмма работы целителя того канала, в котором частота задающего генератора былавыше, буцет искажена.Кроме того, недостатком устройства является сравнительно низкое быстродействие, так как сигналы от задающего генератора проходят последовательно . через. делители элемента И, триггеры, элементы магистрали и мажоритарный элемент.Целью данного изобретения является повышение надежности и увеличение быстродействия работы устройства.Поставленная цель достигается тем, что резервированное многоканальное устройство формирования тактовых импульсов, содержащее в каждом канале авто- генератор, целитель частоты, дешифратор, соединенный с цнформаццопным вхоцом триггера памяти, мажоритарный элемент и формирователь импульсов, входы которого соответственно соединены с выходом автогенератора и выкодом,мажоритарного элемента, содержит в каждом канале триг геры привязки фазы, триггер обратной связи ц два элемента И-НЕ, входы первого из которых соответственно соецинены с прямым выхоцом первого разряда ц инверсным выходом второго разряда формирователя импульсов, входы второго элемента И-НЕ соответственно соединены с выходом автогенератора и выходом первого элемента И-НЕ, а выход с соответствуюшим входом цешифратора и со счетными входами триггеров целителя, триггеров привязки фазы и триггера обратной связи, выход которого соединен с информационнымц вхоцами триггеров делителя частоты, установочные входы которого соединены с устаповочным вхбдом триггера обратной связи и установочным выходом формирователя импульсов, инверсный выход первого разряда которого подключен к соответствующему входу дешцфратора и установочному входу триггера памяти, выход которого соединен с информационными входамитриггера обратной связи и одного цз триггеров привязки фазы данного канала и через буферные элементы передачи и приема с информационными входами триггеров привязки фазы других каналов, вы 5 1 О 15 20 25 35 45 ходы триггеров нрцвяэкц фазы в каждом канале соединены с соответствуюшгМ входом мажоритарного элемента.На фиг. 1 приведена блок-схема одного канала устройства цля конкретного случая трехразрядного целителя частоты; на фиг, 2 - общая блок-схема устройства цля случая трех каналов; на фиг. 3 эпюры напряжений в характерник точках устройства при разных частотах автогенераторов.Устройство (см. фиг. 1 и 2) содержит резервные каналы 1, кажцый иэ ко торых состоит иэ автогенератора 2, подключенного через второй элемент И-НЕ3 к счетным входам делителя частоты 4,триггера обратной связи 5 и триггеровпривязки фазы 6-8 и к соответствующему входу дешифратора 9, выход которогоподключен к информационному вхоцу триггера памяти 10; выходы триггеров 6-8 через мажоритарный элемент 11 подключены к информационному входу формирователя импульсов 12; выход первого элемента И-НЕ 13 подключен к входу элемента И-НЕ 3, а входы элемента И-НЕ 13 подключены к выхоцам 14 и 15 формирователя 12, выход 16 которого соединен с установочными входами тригРеров делителя частоты 4 и триггера обратной связи 5; выхоц.17 формирователя 12 подключен к входу дешифратора 9 и к установочному входу триггера 10, выход которого поцключен к информационным входам триггеров 5 и 6 и к входам буферных элементов передачи 18 и 19; информационные входы триггеров привязки фазы 7 и 8 соединены соответственно с выходами буферных элементов приема 20 и 21; выходы буферных элементов передачи 18 и 19 через линии связи 22 и 23 данного канала соответственно соединены через линии связи 24 и 25 с входами буферных элементов 20, 21 других каналов. На фиг. 3 приняты следующие обозначения: цифры показьгвают временные диаграммы напряжений на выходах соответствующих блоков фиг. 1 и 2; знаками О, О, 0обозначены прямой, инверсный и прямой выходы триггеров делителя (вкоды дешифратора) первого, второго и третьего разрядов соответст венно.Устройство работает следуюшим образом.Б каждом канале 1 сигналы автогенератора 2 через элемент И-НЕ 3 посту76776 10 5 пают на счетные входы триггеров целителя 4, который начинает пересчитывать входные сигналы и, когда наберется соответствующее сочетание сигналов на выходах триггеров делителя (входах дешифратора) на выходе цешифратора 9 появится сигнал, В общем случае, после включения питания делители работают не синфазно и сигнал на выкоце дешифратора 9 разных каналов появляется в разное время. Синфазирование делителей происхоцит следующим образом. допустим, что в первом канале на выходе дешифратора 9 появился сигнал, опережающий сигнал на выходе дешифраторов цругик каналов, при этом произойцет установка триггера 10 данного канала в единичное состояние (момент ; на фиг. 3). Сигнал с триггера 10 через элементы 18 и 19 и линии связи 22 и 23 передается в другие каналы и одновременно поступает на информационные входы триггеров 5 и 6, срабатывание которых произойдет через время, равное периоду частоты гене рируемой автогенератором 2, Это компен сирует влияние зацержки в цепях дешифра тора и триггера памяти (момент времени на фиг, 3). Поскольку сигналы с триггеров 10 других каналов еще не поступили в данный канал, срабатывание Зо элемента 11 не происходит. Однако сигналы, снимаемым с триггера 5, производится останов целителя 4, Такое состояние делителя сохраняется цо тех пор; пока по шинам 24 и (или) 25,через элементы 20 и (или) 21 не поступят сигналы на входы триггеров 7 и (или) 8 с триггера 10 других каналов (момент временина фиг. 3).С приходом фронта сигнала с элемен О та И-НЕ 3 на счетные входы триггеров 7 и 8 происходит их срабатывание ( при этом компенсируется влияние задержки в цепях элементов 18-24, и линиях связи) и на выходе элемента 11 появляется положительный перепад напряжения, который поступает на вход формирователя 12, а через время, равное периоду частоты автогенератора 2 (что компенсирует влияние задержки в цепях триггерО ных схем привязки фазы фазирующих сигналов и мажоритарного элемента) с помощью выходов 14 и 15 формирователя 12 на выходе схемы И-НЕ 3 появится стробирующий сигнал, по цлительности равный периоцу частоты автогенератора 2 (момент времени 1, -1 на фиг. 3).Этот сигнал не пропустит через элемент4 6И-НЕ 3 .на счетные.входы триггеров делителя 4 один импульс автогенератора 2,На выкоце же 1.6 формирователя 12 формируется импульс, который, воздействуяна триггер 5, снимает с делителя 4 сигнал останова и устанавливает триггерыделителя 4 в исходное состояние в тотмомент, когда на счетных входах триггеров (за счет стробирующего сигнала) непроисходит никаких изменений; это позволяет исключить гоночные ситуации вмомент установки делителя в исходноесостояние. Одновременно с формирователем стробирующего сигнала на выходе17 формирователя 12 появляется сигнал,который устанавливает триггер 10 висхоцное нулевое состояние, В цальнейшем происходит срабатывание триггеров6 и с выкоца элемента 11 (в случаесрабатывания триггеров 7 или 8) снимается отрицательный перепад напряжения (момент времени 6 на фиг, ,который по сигналам автогенератора 2устанавливает разряды формирователя12 в исходное состояние (время68на фиг. 3). При этом видно (эпюрынапряжения 13, 14, 15, 16, 17 на фиг.3), что процесс установки в исходноесостояние формирователя 12 не влияетна работу делителя (в данный моментвремени нет изменений на эпюрах 13 и16),Таким образом, происходит фазирование целителей частоты разных каналов между собой.Если частоты автогенераторов равны между собой, то в дальнейшем работа устройства происходит аналогично, но без останова делителей частоты,Если частоты автогенераторов отличаются незначительно, т, е. за цикл ра- боты устройства набег фазы сигналов не превышает периода частоты автогенератора 2 (цикл работы определяется коэффициентом деления делителя 4, с целью упрощения на фиг. 3 показан цикл с коэффициентом целения, равным 8), то в каком-то цикле работы один из каналов 1 (в зависимости от соотношения фаз сигналов, снимаемых с триггеров делителя 4), первый установит триггер 10 в единичное состояние, это в свою очередь вызывает появление сигнала на выходе триггера обратной связи 6 и останов делителя 4. После того, как придет сигнал с другого канала 1 (фаза которого отстает от фазы сигнала данного канала не более, чем на период частоты автогенераЕсли же частота автогенератора одного из каналов будет значительно ниже других, то этот кайал не будет влиять на работу других каналов, так как из-за .пониженной частоты автогенератора происходит установка делителя частоты данного канала в исходное состояние (фазирующими сигналами других каналов) до наступления момента набора соответствующих сигналов на входе дешифратора, что исключает выдачу сигнала фазирова 50 55 7677тора 2), происходит срабатывание триггеров 6-8 и элемента 11 и работа устройства в течение нескольк,";х циклов происходит аналогично описанному ранее безостановов делителя 4, При дальнейшейработе "опережающим" будет другой канал1 ( поскольку фаза фаэирующего сигналаданного канала за счет останова сталабапаэдывающей) через несколько цикловработы устройства произойдет останов 10канала на время, равное одному периодучастоты автогенератора и дальнейшаясинхронно-синфазная работа каналов уст-ройства.Если же фаза фазирующего сигналаодного иэ каналов 1 будет запаздыватьпо отношению к фазе фазирующих сигналов других каналов 1 больше, чем напериод, например, сигнал на выходе 6отстает от сигналовс элементов 20"4 осрабатывание элемента 11 и установкаделителя 4 данного канала происходит. раньше навремя, равное периоду частоты автогенератора 2 и в дальнейшемнесколько циклов фаза этого канала ужене будет отставать. Таким образом, если частоты автогенераторов отличаютсянезначительно, то периодически Пооче- З 0.редночерез несколько циклов работы (в:зависимости от соотношения фаз фазирую,щих сигналов) в каждом канале происходит удлинение или укорочение цикла ра.боты устройства на один период, а в схеме вырабатываются фазируюшие сигналы,которые поддерживают бессбойный синхронно-синфазный режим работы каналовустройства, Если частота автогенератораодного из каналов будет значительно выше других, то фаза фазирующего сигналавсегда будет опережать фазу фазиру 1 ощихсигналов других каналов и делитель этого.канала будет находиться в остановедо прихода фазирующего сигнала с других каналов, а частота цикла будет равна частоте циклов других каналов,64 8ния с этого канал в другие каналы.Два дру гих канала работают анал огично.При постоянной неисправности одного из каналов работа устройства не отличает ся от описанной выше,Введение в устройство триггерных схем привязки фазирующих сигналов, схем И-НЕ и триггера обратной связи с соответствуюшими связями позволяет сохра- нить работоспособность устройства при значительном рассогласовании частот автогенераторов при постоянном отказе одного из каналов, а также в 4-5 раз повышает быстродействие данного устройства по сравнению с известными.сформула изобретенияРезервированное многоканальное устройство для формирования тактовых импульсов, содержащее в каждом канале автогенератор, делитель частоты, дешифратор, соединенный с информационным входом триггера памяти, мажоритарный элемент и формирователь импульсов, вхо- ды которого соответственно соединены с выходом автогенератора и выходом мажоритарного элемента, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, каждый канал содержит триггеры привязки фазы, триггер обратной связи и два элемента И-НЕ, входы первого из которых соответственно соединены с прямым выходом первого разряда и инверс. ным выходом второго разряда формирователя импульсов, входы второго элемента И-НЕ соответственно соединены с выходом автогенератора и выходом первого элемента И-НЕ, а выход - с соответствующим входом дешифратора и со счетными входами триггеров делителя частоты, триггеров привязки фазы и триггера обратной связи, выход которого соединен с информационными входами триггеров делителя частоты, установочные входы которого соединены с установочным входом триггера обратной связи и установочным выходом формирователя импульсов, инверсный выход первого разряда которого подключен к соответствующему входу дешифратора и установочному входу триггера памяти, выход которого соединен с.информационными входами. триггера обратной связи и одного из триггеров привязки фазы данного канала, с информационными входами триггеров привязки базы других каналов, выходы триггеров% 488209, кп, С 06 Р 11/00,1973. 9 в НИ Заказ илиал ППП фПатент привязки фазы в каждом канале соединены с соответствуюшим входом мажоритарного элемента.Источники информации, принятые во внимание при экспертизе1. Авторскоесвидетельство СССР М 427480, кл. Н 03 К 23/00, 1971 5 3, Авторское свидетельство СССР % 632108, кл. 6 06 Р 11/00, 1977 ( прототип),Тираж 751 Подписжтород, ул, Проектная, ф 4