Аналого-цифровой преобразователь

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сокээ СоветскихСоциалистическихРеспублик и 748863(53) УДК 681.325 (088.8) по деяам иэабретений и открытий(72) Авторы изобретения Ю. В, Полубабкин, Ю. П. Прозоров, В, П. Сафронов и В. М. Шляндин Пензенский политехнический институт(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ 1Изобретение относится к измерительной и вычислительной технике и можетбыть использовано для преобразования аналоговых сигналов в цифровой код,Известен преобразователь напряже. ния в код, содержащий схему сравнения с выходным каскадом, распределитель импульсов, шврроаналоговый преобразователь, генератор импульсов запуска, вентили, дискриминаторы положительного и отрицательного уровней и схему ИЛИ,то причем входы дискриминаторов соединены с соответствующими выходами схемы сравнения, а выходы дискриминаторов через схему ИЛИ подключены к венти 15 лю, другой вход которого соединен с выходом источника имйульсов запуска Я .Данный преобразователь обладает малым быстродействием, вследствие применения точного преобразователя коднапряжение и точного блока сравнения, требующих большего времени установления,Известен также преобразователь напряжения в цифровой код, содержащий два 2пороговых элемента, преобразователь код-напряжение, регистр, логический блок, распределитель импульсов, блок запрета, генератор импульсов 2.Недостаток устройства состоит в малом быстродействии, так как оно имеет два канала преобразования: грубый и точный, т.е. грубые операции уравновешивания корректируются точными тактами. Поэтому цикл преобразования такого преобразователя разбивается на грубые операции уравновешивания и несколько точных корректирующих операций уравновешивания, которые по длительности значительно больше, чем грубые такты.Дель изобретения - повышение быст-. родействия преобразователя.Поставленная цель достигается тем, что в аналого-пирровой преобразователь, содержащий генератор импульсов, выход которого соединен с первым входом блока запрета, выход которого соединен совходом распределителя импульсов, первые48863 4,25 30 35 40 45 50 55 3 7 выходы которого соединены с первыми входаьи логического блока и первыми входами регистра, а выходы логического блока соединены со вторыми входамирегистра, причем выходы регистра соединены со входами преобразователя коднапряженне, выход которого соединен с первыми входами первого и второго пороговых элементов, введены усилитель разности, переключающий блок, триггер, дополнительный преобразователь кодйатфяжение, регистр-счетчик и дополнительный логический блок, причем шина входного сигнала соединена. с вторым входом первого порогового элемента и первым входом усилителя, выход которого соединен со вторым входом второго порогового элемента, а его второй вход соединен с выходом дополнительного преобразователя код-напряжение, входы которого соединены с единичными выходами регистра-счетчика, в котором нулевой выход предыдущего .разряда соединен со счетным входом последующего разряда, причем счетный вход первого разряда соединен с первым выходом логического блока, входы регистра-счетчика соединены с выходами дополнительного логического блока, первые входы которого соединены с выходами регистра,вторые входы соединены с выходами расйределителя импульсов, а третьи входы со вторым входом блока запрета, с единичным выходом триггера и с первым входом переключающего блока, при этом второй выход распределителя импульсов соединен со входом триггера, нулевой выход которого соединен со вторым входом переключающего блока, третий вход которого соединен с выходом первого порогового элемента, а четвертый вход с выходом второго порогового элемента, при этом выход соединен со вторыми входами логического блока.На фиг. 1 представлена структурная схема аналого-цифрового преобразователяф на фиг. 2 - диаграмма работы . устройства;Оно содержит пороговые элементы 1, 2, преобразователь код-напряжение 3, реристр 4, состоящий из триггеров 17памяти, логический блок 5, состоящийиз элементов совпадения на каждый разряд распределитель 6 импульсов, блок 7 запрета, состоящий из элемента совпадения и одновибратора 16, генератор 8 импульсов, усилитель 9 разности, переключаюццй блок 10, состоящий иэ двух элементов совпадения и элементаИЛИ, триггер 11, дополнительный преобразователь код-напряжения 12, регистр-счетчик 13 и дополнительный логический блок 14 состоящий из элементов совпадения на три входа,Устройство работает следующим образом. В начальный момент временитриггер 11 находится в таком состоянии,что открыт элемент совпадения в переключающем блоке 10, который пропускает информацию с порогового элемента 1этим же сигналом открыты все элементы совпадения в дополнительном логическом блоке 14 и элемент совпаденияв блоке 7 запрета, Импульсы с генератора 8 импульсов поступают на распределитель 6 импульсов. Начинается поразрядная отработка компенсирующимнапряжением ( О ) преобразователемкод-напряжение 3 входного сигнала.Причем уравновешивание происходит на первом пороговом элементе, так кактолько с него информация о процессеуравновешивания поступает на логический блок 8, информация со второго порогового элемента не снимается, так как закрыт ето элемент совпадения триггера 1 1,Одновременно информация с регистра 4 при помощи дополнительного логического блока 14 и тактовых импульсов распределителя импульсов записывается в регистр-счетчик 13., Таким образом, с началом процесса уравновешивания входного сигнал а ОХ компенсирующим напряжением Ц грубого преобразователя код-напряжение 3 начинает выделяться и усиливаться разность усилителем 9 разности между входным сигналом 0Хи точным дополнительным преобразователем код-напряжение 12, Это сделано для уменьшения времени, отводимого на такт коррекции, так как усилитель 9 разности успеет выйти из насыщения эа время уравновешивания входного сигнала на первом пороговом устройстве и будет находиться в активной зоне, за Е счет чего значительно уменьшится переходной процесс после окончания процесса уравновешивания на первом пороговом элементе. После окончания процесса уравновешивания входногосигнала ОХ компенсирующим напряженнем О на пороговом элементе 1 последним тактовым импульсом (его задним фронтом) распределителя 6 импульсов перебросится триггер 1 1,который запустит одновибратор в блоке 7 запрета и им8863в результате чего уменьшается время такта уравновешивания, Особенно большой выигрыш в оборудовании и быстродействии достигается при построении прецизионных быстродействующих преобразователей напряжение-код ( ) 11 разрядов) . 74пульсы с генератора импульсов не будутпоступать на распределитель импульсов, ,в то же время в дополнительном логическом блоке 14 будут закрыты всеэлементы совпадения нулевым уровнемтриггера 11, кроме одной, котораятактируется последним импульсом распределителя импульсов. В переключаюшем блоке 10 в это время триггер 11 закроет элемент совпаденияпервого порого- О ф о Р м У л а и з о 6 р е т е н и явого элемента и откроет элемент совпадения второго порогового элемента, В Аналого-цифровой преобразователь,результате чего во втором такте цикла содержащий генератор импульсов, выходпреобразования будет уравновешиваться которого соедийен с первымвходомуже усиленная разность усилителя 9 15 блока запрета, выход которого соединенразности между входным сигналом и со входом распределителя импулькомпенсирующим напряжением 0 пре- первые выходы которого соединены собразователя код-напряжение 12 (см. первыми входами логического блока ифиг.2). Как только переходной процесс пеРвыми входами регистра, а выходыв усилителе разности закончится окон- о логического блока соединены со вторымичательно (а длительность запрешаюшего входами Регистра, причем выходы Реимпульса одновибратора выбирается.гистра соединены со входами преобраисходя из динамических свойств усилите- зователя код-напряжение, выход котороголя разности), единичный уровень с одно- соединен с первыми входами первоговибратора 16 откроет элемент совпаде- д 5 и второго пороговых элементов, о т -.ния в блоке запрета и импульсы с гене- л и ч а ю ш и й с я тем, что, с цельюратора импульсов начнут поступать на повышения быстродействия, в него ввераспределитель импульсов, Начнется по- дены усилитель разности йереключаюший)разрядная отработка на пороговом эле- блок, триггер, дополнительный преобраменте 2 усиленной разности напряжений зо зователь код-напряжение, регистр-счетвходного сигнала и компенсирующего. - чик и дополнительный логический блок,После того как процесс уравновешивайия причем шинавходного сигнала соедйнезакончится, производится коррекция ре- на с вторым входом первого пбрйовожзультата преобразования, произведен-элемента и первым входом усилителя,ного на первом пороговом элементе, ко-выход которого соединен со вторымторый хранится в счетчике-регистре 13. входом второго помтового" элемента, аКоррекция производится в конце всего его второй вход соединен с выходом доцикла преобразования импульсов с шины "полнительного преобразователя код-на 6 распределителя импульсов, В течениепряжение, входы которого соединены сэтого времени производитсясъем о единичными выходами регистра-счетчика,информации с шин регистра-счетчика 13в котором нулевой выход предыдущего(старшие разряды) и шин, кроме 1-ой, разряда соединен со счетным входомрегистра 4 (младшие разряды). Таким последующего разряда причем счетнь йбыо разом, весь цикл преобразования (фиг.2) вход первого разряда соединен с первымсостоит из двух тактов уравновешивания, 4 выходом дополнительного логического45а они в свою очередь состоят из элемен- блока, входы регистра счетчика соедитарных тактов уравновешивания,причемиены с выходами дополнительного логи 1-ый элементарный такт уравновешива- ческого блока, первые входы которогония второго такта в цикле преобразования соединены с выходами регистра, вторыепредназначен для коррекции инструмен- о входы соединены с выходами распредетальной погрешности старших разрядов, лителя импульсов, а третьи входы - соопределяемых на первом такте, вторым входом блока запрета, с единичВнедрение аналого-цифрового преоб- ным выходом триггера и с первым входомразователя обеспечивает по сравнению переключающего блока, при этом второйс известными устройствами более вы- выход распределителя импульсов соедисокое быстродействие при малых аппа- нен со входом триггера, нулевой выходратурных затратах, так как простой по- которого соединен со вторым входомРазрядный преобразователь строится на переключаюшего блока, третий вход комалоточных быстродействующих узлах, торого соединен с выходом первого по748863 7рогового элемента, а четвертый вход -с"выходом второго порогового элемента,при этом выход соединен со вторымивходами логического блока.Источники информации,принятые во внимание при экспертизе 81. Авторское свидетельство СССР% 240343, кл. Н СЗ К 13/18, 1969.,2. Авторское свидетельство СССР748863 ос Составитель Л, Беляеволесникова Техред М. Петю Корре Коста Редактор О. Заказ 4384 ЦНИ по 1 3035, илиал ППП Патейт ЬконцциклаРхддРф Тираж 995 " " " ПодписноеИ Государственного комитета СССРлам изобретений и открытийМосква, Ж, Раушская наб., д. 4/ Ужгород, ул. Проектн